CN105739944B - 一种基于忆阻器的多进制加法运算电路 - Google Patents

一种基于忆阻器的多进制加法运算电路 Download PDF

Info

Publication number
CN105739944B
CN105739944B CN201610160051.XA CN201610160051A CN105739944B CN 105739944 B CN105739944 B CN 105739944B CN 201610160051 A CN201610160051 A CN 201610160051A CN 105739944 B CN105739944 B CN 105739944B
Authority
CN
China
Prior art keywords
memristor
voltage
state
dextrorotation
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610160051.XA
Other languages
English (en)
Other versions
CN105739944A (zh
Inventor
李祎
王卓睿
周亚雄
缪向水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huazhong University of Science and Technology
Original Assignee
Huazhong University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huazhong University of Science and Technology filed Critical Huazhong University of Science and Technology
Priority to CN201610160051.XA priority Critical patent/CN105739944B/zh
Publication of CN105739944A publication Critical patent/CN105739944A/zh
Application granted granted Critical
Publication of CN105739944B publication Critical patent/CN105739944B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/50—Adding; Subtracting
    • G06F7/501—Half or full adders, i.e. basic adder cells for one denomination
    • G06F7/502—Half adders; Full adders consisting of two cascaded half adders
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/50—Adding; Subtracting

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Optimization (AREA)
  • General Engineering & Computer Science (AREA)
  • Logic Circuits (AREA)

Abstract

本发明公开了一种基于忆阻器的多进制加法运算电路，包括第一忆阻器、第二忆阻器、第三忆阻器、第一右旋逻辑门、第二右旋逻辑门、第一电压转换器和第二电压转换器；第一右旋逻辑门的输入端作为多进制加法运算电路的输入端，第一右旋逻辑门、第一电压转换器、第二右旋逻辑门和第二电压转换器依次连接，第一忆阻器的一端、第二忆阻器的一端和第三忆阻器的一端连接后作为多进制加法运算电路的输出端，第一忆阻器的另一端连接至第一右旋逻辑门的输入端，第二忆阻器的另一端连接至第一电压转换器与第二右旋逻辑门的连接端；第三忆阻器的另一端连接至第二电压转换器的输出端。本发明能够基于忆阻器所具有的多电阻状态转变并可以发生非易失性变化的特性实现多值逻辑运算。

Description

一种基于忆阻器的多进制加法运算电路
技术领域
本发明属于微电子器件领域，更具体地，涉及一种基于忆阻器的多进制加法运算电路。
背景技术
大数据时代信息处理的庞大需求对计算机的速度、功耗和效率等特性提出了更高的要求。其中，计算机的信息处理方式由二进制向多进制信息处理的转型是一个极具前景的提高计算机效率的发展方向。多进制计算机架构自提出以来已经得到了研究者们的深入研究，特别是在量子计算机、光学计算机、模糊计算方面有着广泛的应用。但是，现有多进制电路的复杂性以及其它信号与电信号的转换在很大程度上限制了多进制计算机的发展。中国发明专利CN201210513403.7利用激光信息读写装置实现了4位信息处理，较好地改善了光盘容量和信息处理速度，但是如果在此基础上进一步去实现多进制计算需要较为复杂的转换电路。
忆阻器的高低电阻状态可以用来表征0和1，并用来进行非易失性的二进制状态逻辑运算。然而，基于忆阻器多电阻状态的多值逻辑运算并未见相关公开专利文献。
发明内容
根据计算机架构和算法的发展趋势，本发明的目的在于提出一种基于忆阻器的多进制加法运算电路结构，这种多进制加法运算电路可以由具备多电阻状态转变或者量子化电导特性的忆阻器构成。
本发明提供了一种基于忆阻器的多进制加法运算电路，包括第一忆阻器、第二忆阻器、第三忆阻器、第一右旋逻辑门、第二右旋逻辑门、第一电压转换器和第二电压转换器；所述第一右旋逻辑门的输入端作为所述多进制加法运算电路的输入端，所述第一右旋逻辑门、所述第一电压转换器、所述第二右旋逻辑门和所述第二电压转换器依次连接，所述第一忆阻器的一端、所述第二忆阻器的一端和所述第三忆阻器的一端连接后作为所述多进制加法运算电路的输出端，所述第一忆阻器的另一端连接至所述第一右旋逻辑门的输入端，所述第二忆阻器的另一端连接至所述第一电压转换器与所述第二右旋逻辑门的连接端；所述第三忆阻器的另一端连接至所述第二电压转换器的输出端。
更进一步地，所述第一忆阻器、所述第二忆阻器和所述第三忆阻器中的每一个忆阻器均具有4个阈值转变电压脉冲：正向第一阈值转变电压脉冲+Vth1，正向第二阈值转变电压脉冲+Vth2，负向第一阈值转变电压脉冲-Vth1和负向第二阈值转变电压脉冲-Vth2。
更进一步地，当在忆阻器两端施加正向第二阈值转变电压脉冲+Vth2时，使得忆阻器的阻值从高阻态(H)转换为更低阻态(B)；当在忆阻器两端施加负向第二阈值转变电压脉冲-Vth2时，使得忆阻器的阻值从更低阻态(B)转换为高阻态(H)；当在忆阻器两端施加正向第一阈值转变电压脉冲+Vth1时，使得忆阻器的阻值从高阻态(H)转换为低阻态(L)，且不能从低阻态(L)转换为更低阻态(B)；当在忆阻器两端施加负向第一阈值转变电压脉冲-Vth1时，使得忆阻器的阻值从更低阻态(B)转换为低阻态(L)，且不能从低阻态(L)转换为高阻态(H)。
更进一步地，所述第一右旋逻辑门和第二右旋逻辑门的结构相同，均包括串联连接的第四忆阻器和第五忆阻器；所述第四忆阻器上电极引出端口，第四忆阻器下电极引出端口和第五忆阻器上电极引出端口相连构成一个引出端口，第五忆阻器下电极引出端口。
更进一步地，所述第一忆阻器、所述第二忆阻器、所述第三忆阻器、所述第四忆阻器和所述第五忆阻器结构相同，包括上电极、下电极和功能层；所述功能层的材料选用能随外界信号激励发生量子化电导转变特性的材料，且所述功能层的材料内部会有量子导电丝形成。
本发明还提供了一种基于忆阻器的多进制加法运算电路，包括：第六忆阻器M6、第七忆阻器M7、第八忆阻器M8、第九忆阻器M9，第一电流检测装置，第二电流检测装置，恒定电流源，开关和电阻；所述第六忆阻器M6的一端和所述第七忆阻器M7的一端均用于接收第一电压Vt，所述第六忆阻器M6的另一端和所述第七忆阻器M7的另一端连接后通过所述电阻接地；所述开关的控制端连接至所述第六忆阻器M6和所述第七忆阻器M7与所述电阻的连接端；所述开关的输入端连接至所述恒定电流源的输出端，所述恒定电流源的输入端用于外接控制电路，用来控制电流源的稳定与通断；所述第八忆阻器M8的一端和所述第九忆阻器M9的一端用于接收第二电压Vin，所述第八忆阻器M8的另一端和所述第九忆阻器M9的另一端连接后与所述第一电流检测装置的另一端连接，所述第一电流检测装置的一端连接至所述开关的输出端；所述第二电流检测装置的一端接地，另一端连接至所述第八忆阻器M8和所述第九忆阻器M9与所述第一电流检测装置的连接端。
更进一步地，所述第一电压Vt和所述第二电压Vin均不足以使忆阻器电阻状态发生改变。
更进一步地，所述恒定电流源的电流为Vin·NG0，Vin为第八忆阻器和第九忆阻器的输入电压，N为大于2的一个整数，G0为忆阻器功能层中形成导电通道之后单原子接触形成的最小电导状态。
更进一步地，所述开关的阈值电压Vth为(Vt·R·NG0)/(1+R·NG0)，所述端口处的电压为(Vt·R·(x+y)G0)/(1+R·(x+y)G0)，当端口处的电压小于开关的阈值电压Vth时，所述开关处于关断状态，所述第一电流检测装置检测到的电流为零且输出0；当端口处的电压大于或等于所述开关的阈值电压Vth时，所述开关处于开启状态，所述第一电流检测装置检测到的电流为恒定电流源的电流且输出1；其中，Vt为第六忆阻器和第七忆阻器的输入电压，N为大于2的一个整数，G0为忆阻器功能层中形成导电通道之后单原子接触形成的最小电导状态，R为电阻的阻值，Vth为开关的阈值电压，x和y为小于N的一个整数。
本发明与现有技术相比，能够基于忆阻器所具有的多电阻状态转变并可以发生非易失性变化的特性实现多值逻辑运算，如三值右旋逻辑运算，三值T门逻辑运算，并在此基础上实现三进制加法运算。这种三进制加法运算的运算结果以电阻状态存储在忆阻器之中，由此实现在逻辑器件中同时进行信息的存储和处理，由此为突破传统计算机架构中冯·诺依曼瓶颈奠定器件基础。同时，本发明公开的多进制加法电路也将推动多进制计算机的发展。
附图说明
图1是本发明实施例提供的基于忆阻器多电阻状态转变特性的三进制半加器电路结构图。
图2是本发明实施例提供的三值T门用到的忆阻器在外加电脉冲作用下的电阻状态转变特性。图2(a)是本发明实施例提供的忆阻器两端施加的电脉冲激励。图2(b)是本发明实施例提供的忆阻器在图2(a)中电脉冲作用下的电阻状态转变特性图。
图3是本发明实施例基于图2中忆阻器在外界电脉冲作用下的电阻状态转变特性定义的脉冲信号。
图4是本发明实施例提供的图1三进制半加器电路结构中的三值右旋逻辑器件的结构示意图。图4(a)是该逻辑器件的简化框图。图4(b)是本发明实施例提供的基于忆阻器的三值右旋逻辑器件。
图5是本发明实施例提供的忆阻器量子化电导特性示意图。
图6是本发明实施例提供的基于图5中具备量子化电导特性忆阻器的N进制加法器运算电路。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
本发明提出了一种基于忆阻器多电阻状态转变特性的三进制半加器运算电路及其操作方法。另外，大量物理忆阻器在电阻状态转变过程中展现出稳定可控的量子化电导现象，本发明提出将该现象中呈现出的N个稳定的量子化电导状态作为N进制逻辑状态，以进行低功耗的N进制加法运算，为实现存储与计算融合的多值/多进制计算提供了新的器件和方法选择。该多进制计算方法可以突破器件的纳米尺寸限制，具有高速、低功耗、高集成度等优点。
针对现有技术的缺陷，本发明的目的在于提供一种基于忆阻器的多进制加法电路及其逻辑操作方法，在忆阻器多电阻状态转变特性基础上可以实现三进制半加器加法运算，在忆阻器量子化电导特性基础上可以实现多进制加法运算电路，旨在实现计算机由二进制向多进制的转变。
本发明提供了一种基于忆阻器多电阻状态转变特性的三进制半加器运算电路和一种基于忆阻器量子化电导特性的多进制加法运算电路。其中，忆阻器由具备多个稳定电阻状态的功能层材料和电极材料构成，忆阻器的电阻状态能够通过外加信号激励来可逆调控。
本发明提供的三进制半加器运算电路，其电路结构中包括三值右旋逻辑器件、三值T门、电压转换器等部分。其中，三值T门逻辑器件由具备多电阻状态转变特性的忆阻器构成。忆阻器具有多个非易失性的物理状态，可表现为器件的多个非易失性电阻态，并可用于多进制信息的存储与计算。另外，基于忆阻器的量子化电导特性，本发明还提出了一种N进制加法运算电路，呈现出的N个稳定的量子化电导状态作为N进制逻辑状态，以实现低功耗的N进制加法运算。
本发明提供的三进制半加器的加法运算结果能够非易失性地存储在器件的电阻状态中，实现在加法电路中同时进行信息的存储与计算的效果。通过小电流(不足以使忆阻器电阻状态发生改变的电流)可以将预存信息或运算结果读出，通过施加一定的电脉冲可以实现信息的擦除。本发明公开的逻辑器件以及提出的多进制加法运算电路有望用于构建下一代信息存储与计算融合的多进制新型计算机，促进计算机信息处理方式由二进制向多进制的转型。
本发明与现有技术相比，能够基于忆阻器所具有的多电阻状态转变并可以发生非易失性变化的特性实现多值逻辑运算，如三值右旋逻辑运算，三值T门逻辑运算，并在此基础上实现三进制加法运算。这种三进制加法运算的运算结果以电阻状态存储在忆阻器之中，由此实现在逻辑器件中同时进行信息的存储和处理，由此为突破传统计算机架构中冯·诺依曼瓶颈奠定器件基础。同时，本发明公开的多进制加法电路也将推动多进制计算机的发展。
现在将参考示出本发明的示范性实施例的附图，更全面地描述本发明。然而，可以用许多不同的形式实施本发明，并且本发明不应该理解为限制于这里列出的实施例；更确切地说，提供这些实施例以便本公开更彻底和全面，并且向本领域的技术人员充分地传达本发明的观念。
在本发明中，三进制半加器由三值右旋逻辑器件，电压转换器，三值T门等部分构成。作为逻辑器件核心的忆阻器至少具备三个电阻状态：高阻态High Resistance(H)、低阻态Low Resistance(L)和更低阻态Below Low Resistance(B)。这些电阻状态能在外加信号激励的作用下发生可逆的电阻状态转变，比如电脉冲信号。一个正向高脉冲可以使器件从高阻态High Resistance(H)变到更低阻态Below Low Resistance(B)，一个正向低脉冲可以使器件从高阻态High Resistance(H)变到低阻态Low Resistance(L)，一个负向高脉冲可以使器件从更低阻态Below Low Resistance(B)变到高阻态High Resistance(H)，一个负向低脉冲可以使器件从更低阻态Below Low Resistance(B)变到低阻态Low Resistance(L)。
本发明实施例还提供了一种基于忆阻器量子化电导特性的多进制加法器。作为核心组件的忆阻器具备量子化电导特性效应，电阻状态能在G0，2G0……NG0之间发生稳定可逆的量子化电导转变。这N个量子化电导状态可以用于信息的存储和处理，N为大于2的一个整数，G0为忆阻器功能层中形成导电通道之后单原子接触形成的最小电导状态。
图1是本发明实施例提供的基于忆阻器多电阻状态转变特性的三进制半加器电路结构图。这种半加器同样包括两个三值右旋逻辑门，分别是第一右旋逻辑门34和第二右旋逻辑门36。这种右旋逻辑门可以用传统电路搭建，这样就可以省略电压转换器，同时这种右旋逻辑门也可以用忆阻器来构建，这时在每一级连接时就需要电压转换器来实现级联。电路中用到了两个电压转换器，分别是第一电压转换器35和第二电压转换器37，实际电路中所有电路级联可以共用一个电压转换器，可以在很大程度上节省电路资源。由忆阻器构成的三值T门由三个完全相同的忆阻器组成，分别是第一忆阻器30，第二忆阻器31和第三忆阻器32。这种三进制半加器同样有两个信号输入，信号y从输入端33输入，当输入信号x＝0时，读取第一忆阻器30的电阻状态；当输入信号x＝1时，读取第二忆阻器31的电阻状态；当输入信号x＝2时，读取第三忆阻器32的电阻状态；运算结果从输出端38读出，输出信号Sf。三值半加器的相关公式在公式(1)～(5)中展示，公式中乘法表示三值逻辑乘(即输入取最小Min(a，b))，加法表示三值逻辑加(即输入取最大Max(a，b))，三值半加器真值表如表一所示。
表一
x y S<sub>f</sub>
0 0 0
0 1 1
0 2 2
1 0 1
1 1 2
1 2 0
2 0 2
2 1 0
2 2 1
这种三进制半加器运算电路的连接方式如下：输入端33一端直接与第一忆阻器30连接，另一端与第一右旋逻辑门34连接，第一右旋门34与第一电压转换器35连接后一端与第二忆阻器31连接，一端与第二右旋逻辑门36连接，第二右旋逻辑门36与第二电压转换器37连接后与第三忆阻器32连接。
这种三进制半加器运算电路的操作方法如下：
(1)输入信号y，得到信号y，直接输入第一忆阻器30；经过第一电压转换器35后得到一次右旋信号输入第二忆阻器31；经过第二电压转换器37后得到两次右旋信号输入第三忆阻器32。
(2)输入信号x，当输入信号x＝0时，读取第一忆阻器30的电阻状态；当输入信号x＝1时，读取第二忆阻器31的电阻状态；当输入信号x＝2时，读取第三忆阻器32的电阻状态，运算结果从输出端38读出，输出信号Sf。
可以看到这种T门由三个完全相同的忆阻器(第一忆阻器30、第二忆阻器31、第三忆阻器32)构成，其中三个忆阻器的底电极连在一起作为一个输出端口38，第一忆阻器30、第二忆阻器31、第三忆阻器32另外一端分别为70、71和72。三值T门公式如公式(5)所示。输入端口70接输入信号y，输入端口71接一次右旋信号输入端口72接两次右旋信号当信号x＝0时，读取第一忆阻器30的电阻状态；当信号x＝1时，读取第二忆阻器31的电阻状态；当信号x＝2时，读取第三忆阻器32的电阻状态。读取过程可以采用小电压或者小电流(不足以使忆阻器电阻状态发生改变的电压或电流)读取，即可以在端口70、71和72分别加小的读取电压，分别测量流过第一忆阻器30、第二忆阻器31、第三忆阻器32的电流，可以得到三种不同的电流值，分别反映忆阻器的电阻状态，由此可以完成三值T门逻辑操作。
图2是本发明实施例提供的三值T门用到的忆阻器在外加电脉冲作用下的电阻状态转变特性。图2(a)是本发明实施例提供的忆阻器两端施加的电脉冲激励。从图中可以看出，这种忆阻器具有4个阈值转变电压脉冲，分别是正向第一阈值转变电压脉冲+Vth151，正向第二阈值转变电压脉冲+Vth252，负向第一阈值转变电压脉冲-Vth149，负向第二阈值转变电压脉冲-Vth248。
图2(b)是本发明实施例提供的忆阻器在图2(a)中电脉冲作用下的电阻状态转变特性图。该忆阻器具备3个电阻状态，分别是高阻态High Resistance(H)102，低阻态LowResistance(L)101以及更低阻态Below Low Resistance(B)100。忆阻器两端施加正向第二阈值转变电压脉冲+Vth252脉冲可以使器件从高阻态High Resistance(H)102变到更低阻态Below Low Resistance(B)100；施加负向第二阈值转变电压脉冲-Vth248脉冲可以使器件从更低阻态Below Low Resistance(B)100变到高阻态High Resistance(H)102；施加正向第一阈值转变电压脉冲+Vth151脉冲可以使器件从高阻态High Resistance(H)102变到低阻态Low Resistance(L)101，不能从低阻态Low Resistance(L)101变到更低阻态Below LowResistance(B)100；施加负向第一阈值转变电压脉冲-Vth149脉冲可以使器件从更低阻态Below Low Resistance(B)100变到低阻态Low Resistance(L)101，但不能从低阻态LowResistance(L)101变到高阻态High Resistance(H)102。
图3是本发明实施例基于图2中忆阻器在外界电脉冲作用下的电阻状态转变特性定义的脉冲信号。其中零电平脉冲50定义为逻辑“0”信号，操作电压脉冲Vbase153介于零电平脉冲和正向第一阈值转变电压脉冲+Vth151之间，V1电压脉冲54定义为逻辑信号“1”，V2电压脉冲56定义为逻辑信号“2”，操作电压脉冲Vbase255介于正向第二阈值转变电压脉冲+Vth252和V2电压脉冲56之间。具体脉冲电压参数满足如下关系：
Vth1&lt;V1&lt;Vth2，V2&gt;Vth2，Vbase1&lt;V1&lt;Vbase2&lt;V2，V1-Vbase1&lt;Vth1，Vbase2-V1&lt;Vth1，V2-Vbase2&lt;Vth1，Vth1&lt;V2-V1&lt;Vth2,，Vbase2≥Vth2，V2-Vbase1≥Vth2
(比如：Vbase1＝0.2V，Vth1＝0.5V，V1＝0.6V，Vth2＝1V，Vbase2＝1V，V2＝1.2V)
根据图3中定义的脉冲信号我们选取的逻辑信号如表二所示。
表二
逻辑状态定义 操作脉冲电压 器件电阻状态
逻辑0 0 H
逻辑1 V<sub>1</sub> L
逻辑2 V<sub>2</sub> B
这种三值T门逻辑的具体操作方法如下：
(1)初始化器件电阻。第一忆阻器30、第二忆阻器31、第三忆阻器32的端口70、71和72分别输入零电平脉冲50，三个忆阻器相连端38输入正向第二阈值电压脉冲+Vth252，使得每个器件忆阻器30、31、32的电阻状态均初始化为高阻态High Resistance(H)102；
(2)输入逻辑信号。第一忆阻器30、第二忆阻器31、第三忆阻器32的端口70、71和72分别输入逻辑信号y，一次右旋信号两次右旋信号(这里的逻辑信号可以是表二中定义的逻辑信号“0”，“1”，“2”，即零电平脉冲50，V1电压脉冲54，V2电压脉冲56)，三个忆阻器相连端38端接零电平脉冲，实现逻辑信号的写入并存储；
(3)读取逻辑运算结果，实现T门操作。当x＝0时，读取第一忆阻器30的电阻状态；当x＝1时，读取第二忆阻器31的电阻状态；当x＝3时，读取第三忆阻器32的电阻状态。读取过程可以采用小电压或者小电流读取，即可以在端口70、71和72分别加小的读取电压，三个忆阻器相连端38端接地，分别测量流过第一忆阻器30、第二忆阻器31、第三忆阻器32的电流，可以得到三种不同的电流值，分别反映忆阻器的电阻状态，由此可以完成T门逻辑操作。
图4是本发明实施例提供的图1三进制半加器电路结构中的三值右旋逻辑器件的结构示意图。图4(a)是该逻辑器件的简化框图。由核心器件200和输入端口201以及输出端202构成。其中三值逻辑器件200可以由传统CMOS电路搭建，输入和输出信号可以是表二中定义的电脉冲信号(即零电平脉冲50，V1电压脉冲54，V2电压脉冲56)，这样图1中三进制半加器中两个三值右旋逻辑器件可以直接进行级联而不需要电压转换器。三值右旋逻辑的公式如公式(6)所示，逻辑真值表如表三所示。
表三
a f
0 1
1 2
2 0
图4(b)是本发明实施例提供的基于忆阻器的三值右旋逻辑器件。这种逻辑器件可以看作是两个相同的忆阻器：第四忆阻器41和第五忆阻器43同向串联构成。第四忆阻器41上电极引出端口为40，第四忆阻器41下电极引出端口和第五忆阻器43上电极引出端口相连构成一个引出端口42，第五忆阻器43下电极引出端口为44。两个忆阻器：第四忆阻器41和第五忆阻器43具有和图2中忆阻器完全一致的电阻状态转变特性。实现三值右旋逻辑逻辑的具体逻辑操作方法如下：
(1)初始化器件电阻。分两个步骤进行：第一步将第四忆阻器41的一端40与第四忆阻器41和第五忆阻器43连接端42同时接零电平脉冲，第五忆阻器43另一端44接正向第二阈值转变电压脉冲+Vth252，先将第五忆阻器43电阻状态转变为高阻态High Resistance(H)102。第二步将第四忆阻器41的一端40接零电平脉冲，第四忆阻器41和第五忆阻器43连接端42以及第五忆阻器43另一端44同时接正向第二阈值转变电压脉冲+Vth252，这时候第四忆阻器41电阻状态转变为高阻态High Resistance(H)102，第五忆阻器43电阻状态保持为高阻态High Resistance(H)102不变，由此我们可以将第四忆阻器41和第五忆阻器43的电阻态都初始化为高阻态High Resistance(H)102；
(2)输入逻辑信号(可以是表二中定义的逻辑信号“0”、“1”、“2”，即零电平脉冲50、V1电压脉冲54和V2电压脉冲56)。第四忆阻器41的一端40接V1电压脉冲54，第四忆阻器41和第五忆阻器43共同连接端42接输入逻辑信号，第五忆阻器43另一端44接Vbase1电压脉冲53，第四忆阻器41和第五忆阻器43的电阻状态都会随输入的逻辑信号发生变化，结合读取过程由此完成三值右旋逻辑的逻辑运算；
(3)读取逻辑运算结果。从第四忆阻器41的一端40和第五忆阻器43的一端44同时施加小的读取电压Vread，从第四忆阻器41和第五忆阻器43的共同连接端口42读取电流，读取结果反映了第四忆阻器41和第五忆阻器43电阻值的并联。表四反映的就是三值右旋逻辑逻辑运算的输入信号和逻辑运算结果。
表四
如果我们采用图4(b)中的三值逻辑器件来实现三值右旋逻辑操作，我们就需要采用电压转换器来实现电阻信号或电流信号向电压信号的转变。从三值右旋逻辑器件运算结果可以看出，逻辑运算结果有三种：分别是是高阻态High Resistance(H)102与更低阻态Below Low Resistance(B)100并联；高阻态High Resistance(H)102与低阻态LowResistance(L)101并联；High Resistance(H)102与High Resistance(H)102并联。输入电压转换器的信号可以为电流信号，例如读取电流。当输入电流信号是Vread·(H+B)/(H×B)时，通过电压转换器后输出零电平脉冲50；当输入电流信号是Vread·(H+L)/(H×L)时，通过电压转换器后输出V1电压脉冲54，当输入电流信号是2Vread/H时，通过电压转换器后输出V2电压脉冲56。本发明实施例选取电流信号作为电压转换器输入信号，但输入信号并不局限于电流信号，可以是电压信号，电阻信号或者其它信号。
图5是本发明实施例提供的忆阻器量子化电导特性示意图。图5(a)中展示了一种简单的三层忆阻器，该器件由上电极10和下电极11以及功能层材料12构成，上电极10和下电极11选用的材料可以是活性电极Ag，Cu等，也可以是惰性电极Pt，Au等，也可以选用其它各种各样种类繁多的电极材料。功能层12材料选用能随外界信号激励发生量子化电导转变特性的材料，功能层12材料内部会有量子导电丝13形成。实施例中展示的是简单三层忆阻器，但本发明并不局限于这种简单三层结构，可以是多层结构，可以是三端器件，只要具备量子化电导特性的忆阻器皆可。图5(b)是该器件在外界电压刺激下展现出的8个稳定的量子化电导状态，在G0到8G0之间发生稳定可逆的量子化电导转变。我们采用的具备量子电导效应的忆阻器，并不局限于8个量子电导态，可以是3个，4个，10个，16个等任意多个量子电导态。
图6是本发明实施例提供的基于图5中具备量子化电导特性忆阻器的N进制加法器运算电路。该加法电路由4个具备量子化电导特性的忆阻器(第六忆阻器310、第七忆阻器311、第八忆阻器313、第九忆阻器314)，两个电流检测装置324和325，一个恒定电流源312，一个开关323，一个电阻321构成。
这种N进制加法运算电路具体连接方式如下：
第八忆阻器313的一个端口303和第九忆阻器314的一个端口304同时输入小电压Vin，第八忆阻器313电导状态作为输入信号x(xG0)，第九忆阻器314电导状态作为输入信号y(yG0)。第六忆阻器310与第八忆阻器313具有相同的电导值xG0，第七忆阻器311与忆阻器第九忆阻器314具有相同的电导值yG0。第六忆阻器310的一个端口300和第七忆阻器311的一个端口301同时输入小电压Vt(小电压Vin和Vt都不足以使忆阻器电阻状态发生改变)。第六忆阻器310和第七忆阻器311的共同连接端口320与一个电阻321相连，电阻值为R，电阻321的另一端322接地。选取恒定电流源312的电流为Vin·NG0，电流源一端与开关323连接。开关323控制端与端口320连接，另一端连接第一电流检测装置324。第二电流检测装置325的一个端口326接地，另一端和第八忆阻器313、第九忆阻器314以及第一电流检测装置324共同连接，实施例中忽略电流检测装置的内阻。端口320处的电压为(Vt·R·(x+y)G0)/(1+R·(x+y)G0)，将(Vt·R·NG0)/(1+R·NG0)作为开关323的阈值电压Vth。当端口320处的电压小于开关323的阈值电压Vth时，开关323处于关断状态，第一电流检测装置324检测到的电流为零，输出0；当端口320处的电压大于或等于开关323的阈值电压Vth时，开关323处于开启状态，第一电流检测装置324检测到的电流为恒定电流源312的电流，输出1。
这种N进制加法运算电路具体操作方法如下：
(1)输入信号x，y(第八忆阻器313的电导状态为xG0，输入x；第九忆阻器314的电导状态为yG0，输入y)。这时流过第八忆阻器313的电流为Vin·xG0，流过第九忆阻器314的电流为Vin·yG0。相应的第六忆阻器310和第七忆阻器311的电导状态分别为xG0和yG0，端口320处的电压为(Vt·R·(x+y)G0)/(1+R·(x+y)G0)。
(2)读取电流信号(选取恒定电流源312的电流为Vin·NG0)。当x+y&lt;N时，(Vt·R·(x+y)G0)/(1+R·(x+y)G0)&lt;(Vt·R·NG0)/(1+R·NG0)＝Vth，端口320处的电压小于开关323的阈值电压Vth，开关323断开。这时第一电流检测装置324检测到电流为0，输出0；第二电流检测装置325检测到的电流为Vin·(x+y)G0，输出为x+y。当x+y≥N时，(Vt·R·(x+y)G0)/(1+R·(x+y)G0)≥(Vt·R·NG0)/(1+R·NG0)＝Vth，端口320处的电压大于或等于开关323的阈值电压Vth，开关323开启。这时第一电流检测装置324检测到电流为Vin·NG0，输出1；第二电流检测装置325检测到的电流为Vin·(x+y-N)G0，输出为x+y-N。选取第一电流检测装置324的输出值作为进位值，第二电流检测装置325的检测值作为加法运算值，就可以实现N进制的加法运算。
值得一提的是当x＝0或y＝0时，即表示第八忆阻器313或第九忆阻器314与电路断开。图6中N进制加法器中用到的电流检测装置可以采用理想电流计，忽略电流计的内阻；当开关323断开后，恒定电流源312不工作。N进制加法运算真值表如表五所示。
表五
输入x 输入y 输出s 进位c
0 0 0 0
0 1 1 0
…… …… …… ……
x y x+y(x+y&lt;N) 0
…… …… …… ……
x y x+y-N(x+y≥N) 1
本发明实施例中三进制半加器的实现基于忆阻器随外加电压脉冲发生的稳定可逆的电阻状态转变特性，其运算结果可以直接非易失性地以器件电阻状态存储在器件中，从而具有计算和存储在单个单元中融合的特点。但是本发明并不仅限于此，通过其它信号，比如直流电平信号，光信号，磁信号等同样可以完成这种逻辑运算。此外，基于忆阻器的量子化电导特性，本发明还提出了一种多进制加法器，将为多进制计算机的实现奠定基础。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种基于忆阻器的三进制加法运算电路，其特征在于，包括第一忆阻器(30)、第二忆阻器(31)、第三忆阻器(32)、第一右旋逻辑门(34)、第二右旋逻辑门(36)、第一电压转换器(35)和第二电压转换器(37)；
所述第一右旋逻辑门(34)的输入端作为所述三进制加法运算电路的输入端(33)，所述第一右旋逻辑门(34)、所述第一电压转换器(35)、所述第二右旋逻辑门(36)和所述第二电压转换器(37)依次连接，所述第一忆阻器(30)的一端、所述第二忆阻器(31)的一端和所述第三忆阻器(32)的一端连接后作为所述三进制加法运算电路的输出端(38)，所述第一忆阻器(30)的另一端连接至所述第一右旋逻辑门(34)的输入端，所述第二忆阻器(31)的另一端连接至所述第一电压转换器(35)与所述第二右旋逻辑门(36)的连接端；所述第三忆阻器(32)的另一端连接至所述第二电压转换器(37)的输出端；
所述第一忆阻器(30)、所述第二忆阻器(31)和所述第三忆阻器(32)均具备三个电阻状态：高阻态、低阻态和更低阻态。
2.如权利要求1所述的三进制加法运算电路，其特征在于，所述第一忆阻器(30)、所述第二忆阻器(31)和所述第三忆阻器(32)中的每一个忆阻器均具有4个阈值转变电压脉冲：正向第一阈值转变电压脉冲+Vth1(51)，正向第二阈值转变电压脉冲+Vth2(52)，负向第一阈值转变电压脉冲-Vth1(49)和负向第二阈值转变电压脉冲-Vth2(48)。
3.如权利要求2所述的三进制加法运算电路，其特征在于，当在忆阻器两端施加正向第二阈值转变电压脉冲+Vth2(52)时，使得忆阻器的阻值从高阻态(H)转换为更低阻态(B)；
当在忆阻器两端施加负向第二阈值转变电压脉冲-Vth2(48)时，使得忆阻器的阻值从更低阻态(B)转换为高阻态(H)；
当在忆阻器两端施加正向第一阈值转变电压脉冲+Vth1(51)时，使得忆阻器的阻值从高阻态(H)转换为低阻态(L)，且不能从低阻态(L)转换为更低阻态(B)；
当在忆阻器两端施加负向第一阈值转变电压脉冲-Vth1(49)时，使得忆阻器的阻值从更低阻态(B)转换为低阻态(L)，且不能从低阻态(L)转换为高阻态(H)。
4.如权利要求1-3任一项所述的三进制加法运算电路，其特征在于，所述第一右旋逻辑门(34)和第二右旋逻辑门(36)的结构相同，均包括串联连接的第四忆阻器(41)和第五忆阻器(43)；
所述第四忆阻器(41)上电极引出端口(40)，第四忆阻器(41)下电极引出端口和第五忆阻器(43)上电极引出端口相连构成一个引出端口(42)，第五忆阻器(43)下电极引出端口(44)。
5.如权利要求4所述的三进制加法运算电路，其特征在于，所述第一忆阻器(30)、所述第二忆阻器(31)、所述第三忆阻器(32)、所述第四忆阻器(41)和所述第五忆阻器(43)结构相同，包括上电极(10)、下电极(11)和功能层(12)；所述功能层(12)的材料选用能随外界信号激励发生量子化电导转变特性的材料，且所述功能层(12)的材料内部会有量子导电丝(13)形成。
6.一种基于忆阻器的N进制加法运算电路，其特征在于，包括：第六忆阻器M6(310)、第七忆阻器M7(311)、第八忆阻器M8(313)、第九忆阻器M9(314)，第一电流检测装置(324)，第二电流检测装置(325)，恒定电流源(312)，开关(323)和电阻(321)；
所述第六忆阻器M6(310)的一端和所述第七忆阻器M7(311)的一端均用于接收第一电压Vt，所述第六忆阻器M6(310)的另一端和所述第七忆阻器M7(311)的另一端连接后通过所述电阻(321)接地；
所述开关(323)的控制端连接至所述第六忆阻器M6(310)和所述第七忆阻器M7(311)与所述电阻(321)的连接端；所述开关(323)的输入端连接至所述恒定电流源(312)的输出端，所述恒定电流源(312)的输入端(302)用于外接控制电流源稳定与通断的控制电路；
所述第八忆阻器M8(313)的一端(303)和所述第九忆阻器M9(314)的一端(304)用于接收第二电压Vin，所述第八忆阻器M8(313)的另一端和所述第九忆阻器M9(314)的另一端连接后与所述第一电流检测装置(324)的另一端连接，所述第一电流检测装置(324)的一端连接至所述开关(323)的输出端；
所述第二电流检测装置(325)的一端接地，另一端连接至所述第八忆阻器M8(313)和所述第九忆阻器M9(314)与所述第一电流检测装置(324)的连接端；
其中，第六忆阻器(310)、第七忆阻器(311)、第八忆阻器(313)和第九忆阻器(314)均具备量子化电导特性效应，电阻状态能在G0，2G0……NG0之间发生稳定可逆的量子化电导转变；N为大于2的整数。
7.如权利要求6所述的N进制加法运算电路，其特征在于，所述第一电压Vt和所述第二电压Vin均不足以使忆阻器电阻状态发生改变。
8.如权利要求6所述的N进制加法运算电路，其特征在于，所述恒定电流源(312)的电流为Vin·NG0，Vin为第八忆阻器和第九忆阻器的输入电压，N为大于2的整数，G0为忆阻器功能层中形成导电通道之后单原子接触形成的最小电导状态。
9.如权利要求6-8任一项所述的N进制加法运算电路，其特征在于，所述开关(323)的阈值电压Vth为(Vt·R·NG0)/(1+R·NG0)，端口(320)处的电压为(Vt·R·(x+y)G0)/(1+R·(x+y)G0)，当端口(320)处的电压小于开关(323)的阈值电压Vth时，所述开关(323)处于关断状态，所述第一电流检测装置(324)检测到的电流为零且输出0；当端口(320)处的电压大于或等于所述开关(323)的阈值电压Vth时，所述开关(323)处于开启状态，所述第一电流检测装置(324)检测到的电流为恒定电流源(312)的电流且输出1；其中，Vt为第六忆阻器和第七忆阻器的输入电压，N为大于2的整数，G0为忆阻器功能层中形成导电通道之后单原子接触形成的最小电导状态，R为电阻(321)的阻值，Vth为开关(323)的阈值电压，x和y为输入信号，均为大于或等于0并且小于N的整数。
CN201610160051.XA 2016-03-21 2016-03-21 一种基于忆阻器的多进制加法运算电路 Active CN105739944B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610160051.XA CN105739944B (zh) 2016-03-21 2016-03-21 一种基于忆阻器的多进制加法运算电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610160051.XA CN105739944B (zh) 2016-03-21 2016-03-21 一种基于忆阻器的多进制加法运算电路

Publications (2)

Publication Number Publication Date
CN105739944A CN105739944A (zh) 2016-07-06
CN105739944B true CN105739944B (zh) 2019-01-04

Family

ID=56250949

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610160051.XA Active CN105739944B (zh) 2016-03-21 2016-03-21 一种基于忆阻器的多进制加法运算电路

Country Status (1)

Country Link
CN (1) CN105739944B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107909146B (zh) * 2017-11-13 2021-09-17 中国科学院微电子研究所 基于易失性阈值转变器件的神经元电路
CN110047266B (zh) * 2018-01-17 2021-01-22 京东方科技集团股份有限公司 信息表示方法、多进制计算电路及电子系统
CN110362291B (zh) * 2018-03-26 2021-03-23 北京大学 一种利用忆阻器进行非易失性复杂运算的方法
CN109521993B (zh) * 2018-11-02 2022-07-01 上海交通大学 一种基于忆阻器阵列潜流路径的加法器快速计算方法
CN109521995B (zh) * 2018-11-02 2023-05-12 上海交通大学 一种内嵌于忆阻器阵列的逻辑运算装置的计算方法
CN110415749B (zh) * 2019-06-26 2021-06-15 宁波大学 基于单阻变器件的27种三值单变量函数实现方法
CN110690892B (zh) * 2019-09-26 2021-06-18 郑州轻工业学院 一种基于忆阻器的立方根逻辑电路
CN111400880B (zh) * 2020-03-09 2023-11-03 杭州电子科技大学 基于LTspice模型的阈值型三值忆阻器实现方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102811051A (zh) * 2012-07-09 2012-12-05 华中科技大学 一种基于忆阻器的逻辑门电路
US20150088797A1 (en) * 2013-09-26 2015-03-26 Gwangju Institute Of Science And Technology Synapse circuits for connecting neuron circuits, unit cells composing neuromorphic circuit, and neuromorphic circuits
US20150149517A1 (en) * 2013-11-25 2015-05-28 University Of The West Of England Logic device and method of performing a logical operation
CN104702264A (zh) * 2015-03-23 2015-06-10 华中科技大学 一种基于忆阻器的可编程模拟电路及其操作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102811051A (zh) * 2012-07-09 2012-12-05 华中科技大学 一种基于忆阻器的逻辑门电路
US20150088797A1 (en) * 2013-09-26 2015-03-26 Gwangju Institute Of Science And Technology Synapse circuits for connecting neuron circuits, unit cells composing neuromorphic circuit, and neuromorphic circuits
US20150149517A1 (en) * 2013-11-25 2015-05-28 University Of The West Of England Logic device and method of performing a logical operation
CN104702264A (zh) * 2015-03-23 2015-06-10 华中科技大学 一种基于忆阻器的可编程模拟电路及其操作方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
Memristor based adders;Divya Mahajan 等;《Asilomar Conference on Signals, Systems and Computers》;20141105;第1256-1260页
Memristor-based balanced ternary adder;A. A. El-Slehdar 等;《International Conference on Microelectronics (ICM)》;20131218;第1-4页
基于忆阻器的N进制加法器设计方案研究;朱敏 等;《电脑知识与技术》;20131130;第9卷(第33期);第7622-7624页
基于忆阻器的加法器和乘法器高效设计与模拟;张娜;《中国优秀硕士学位论文全文数据库 信息科技辑》;20120715(第7期);第I137-50页

Also Published As

Publication number Publication date
CN105739944A (zh) 2016-07-06

Similar Documents

Publication Publication Date Title
CN105739944B (zh) 一种基于忆阻器的多进制加法运算电路
CN105761750B (zh) 一种基于忆阻器的多值逻辑器件及操作方法
Zhang et al. Feature agglomeration networks for single stage face detection
Dong et al. Convolutional neural networks based on RRAM devices for image recognition and online learning tasks
CN109905115A (zh) 一种可逆逻辑电路及其操作方法
JPH0650533B2 (ja) 電子回路及びテンプレートマッチング回路
CN110362291A (zh) 一种利用忆阻器进行非易失性复杂运算的方法
CN203942512U (zh) 一种非易失性布尔逻辑运算电路
Liu et al. 3D Convolutional Neural Network based on memristor for video recognition
CN112488308A (zh) 基于动态忆阻器的储备池计算系统
Wang et al. Research progress in architecture and application of RRAM with computing-in-memory
Li et al. A study on MoS2-based multilevel transistor memories for neuromorphic computing
Liu et al. Fully convolutional multi‐scale dense networks for monocular depth estimation
CN108073982A (zh) 类脑计算系统
CN107945830A (zh) 一种非易失三态内容寻址存储器及其寻址方法
DeSalvo et al. Emerging resistive memories for low power embedded applications and neuromorphic systems
Van Nguyen et al. Comparative study on quantization-aware training of memristor crossbars for reducing inference power of neural networks at the edge
CN110163364B (zh) 一种基于忆阻桥突触的神经网络单元电路
CN113887734B (zh) 随机磁隧道结器件及应用方法
CN107039586B (zh) 一种支持非易失“与非”逻辑的三端忆阻器及实现方法
Yang et al. Matching in memristor based auto-associative memory with application to pattern recognition
Sahoo et al. Nanoionic memristor equipped arithmetic logic unit using vteam model
Tang et al. A graph convolutional neural network model with Fisher vector encoding and channel‐wise spatial‐temporal aggregation for skeleton‐based action recognition
CN110690892B (zh) 一种基于忆阻器的立方根逻辑电路
Wu et al. A Three-valued Adder Circuit Implemented in ZnO Memristor with Multi-resistance States

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant