CN103022351A - 基于忆阻器和薄膜晶体管的柔性存储器及多阻态的实现 - Google Patents

Abstract

本发明公开了基于忆阻器和薄膜晶体管的柔性存储器及多阻态的实现，该柔性存储器包括串联的薄膜晶体管和忆阻器，薄膜晶体管的衬底为柔性衬底。该方法包括如下步骤：在忆阻器件的RESET过程中，对忆阻器件施加栅压，同时在薄膜晶体管的源端施加正偏压，并将忆阻器件的顶电极接地，使忆阻器件反偏进入最高阻态；将栅压依次减小，减小栅压的过程中始终将所述薄膜晶体管的源端接地，使得忆阻器件的顶电极正偏，进入忆阻器件的SET过程得到不同的阻值。本发明通过薄膜晶体管和忆阻器串联方式，解决了忆阻器的多级电阻态控制问题，同时，利用薄膜晶体管的低温工艺特点，可以使基于忆阻器和薄膜晶体管的存储器应用到柔性电子存储电路中。

Description

基于忆阻器和薄膜晶体管的柔性存储器及多阻态的实现

技术领域

本发明属于半导体集成电路及其制造技术领域，具体涉及一种利用忆阻器和薄膜晶体管（TFT）的柔性存储器及实现多阻态的方法。

背景技术

忆阻器（Memristor）是独立于电阻、电容和电感之外的第四种基本电路元素。在1971年首次提出忆阻器的概念，在2008年惠普公司首先从实验上证实了忆阻器件的存在。忆阻器是一种具有记忆功能的非线性两端无源器件，它用阻值变化反应了器件两端总磁通量

对流过其中的电荷量q的变化关系

q都与时间相关，反映了器件的历史状态，从而实现记忆功能。典型的忆阻器件都具有两个甚至更多个阻态，不同阻态之间的转换可以通过对器件施加外部偏压实现。多值存储技术是目前存储领域的研究热点，对于某些阻变单元，通过在阻变过程中施加合适的偏压可以获得多个器件阻态，即一个存储单元可以实现多个信息的存储。利用多值存储技术可以大幅提高存储器的存储密度，改善集成电路的集成密度。由于忆阻器的上述性能，在高密度存储、可重构逻辑电路和神经元器件等方面具有很大的应用潜力。

柔性电子器件具有独特的柔性及延展性，制造工艺简单、成本低，在信息、能源、医疗、国防等领域具有广泛应用前景。柔性存储器件是柔性电子器件的重要组成部分，也受到了研究者的广泛重视。将忆阻器优异的存储性能融合到柔性电子器件中实现高性能柔性存储是一个重要的技术挑战。

发明内容

针对现有技术存在的问题，本发明的目的在于提供一种基于忆阻器和薄膜晶体管的柔性存储器及其多阻态实现方法。

为实现上述目的，本发明的基于忆阻器和薄膜晶体管的柔性存储器，包括串联的薄膜晶体管和忆阻器，所述薄膜晶体管的衬底为柔性衬底。

进一步，所述薄膜晶体管为非晶硅薄膜晶体管、多晶硅薄膜晶体管、有机薄膜晶体管、氧化锌薄膜晶体管或IGZO薄膜晶体管中的任一种。

进一步，所述薄膜晶体管的柔性衬底材料为聚酰亚胺衬底，衬底沟道材料为ZnO，底栅电极材料为Al，栅氧化层材料为HfO₂，源、漏电极材料均为Al，低温钝化层材料为Si₃N₄。

进一步，所述忆阻器自下而上包括底电极、阻变层和顶电极。

进一步，所述忆阻器的底电极材料为TiN、阻变层材料为ZnO，顶电极材料为Ni。

本发明还提供了一种利用所述的存储器实现多阻态的方法，包括以下步骤：

在所述忆阻器件的RESET过程中，对所述忆阻器件施加栅压V4，同时在所述薄膜晶体管的源端施加正偏压，并将忆阻器件的顶电极接地，使所述忆阻器件反偏进入最高阻态；

将所述栅压依次减小到V3、V2、V1，减小栅压的过程中始终将所述薄膜晶体管的源端接地，使得忆阻器件的顶电极正偏，进入所述忆阻器件的SET过程，所述SET过程中采用V1、V2、V3的栅压获得所述忆阻器件的低阻态时的阻值分别为R_LRS1、R_LRS2、R_LRS3，其中，V4＞V3＞V2＞V1，R_LRS1＞R_LRS2＞R_LRS3。

进一步，阻值R_LRS1与R_LRS2，以及R_LRS2与R_LRS3之间的阻值比大于5。

本发明通过薄膜晶体管和忆阻器串联方式，解决了忆阻器的多级电阻态控制问题，同时，利用薄膜晶体管的低温工艺特点，可以使基于忆阻器和薄膜晶体管的存储器应用到柔性电子存储电路中。

附图说明

图1为本发明柔性存储器的连接结构示意图；

图2为本发明柔性存储器的详细结构图。

具体实施方式

下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。

本发明提出了一种基于忆阻器和薄膜晶体管的柔性存储器，其为1T1R（1个薄膜晶体管1个忆阻器）串联结构。通过调节薄膜晶体管的栅压调节忆阻器件的电流，从而实现忆阻器多级阻态的有效控制。采用低温制备的薄膜晶体管1和忆阻器2集成，该1T1R结构可应用为柔性非挥发存储器件。

图1中示出了忆阻器的结构，忆阻器2为MOM（金属-氧化物-金属）结构，中间为氧化物阻变层，两侧为电极。电极分为顶电极（TE）和底电极（BE），测试过程中外加偏压施加在顶电极和底电极之间，底电极接地。

图2为忆阻器和薄膜晶体管组成的1T1R的结构示意图，其中，薄膜晶体管的柔性衬底11采用聚酰亚胺衬底，采用氧化物材料ZnO作为衬底沟道14的材料，底栅电极12的材料为Al，栅氧化层13为HfO₂层，源、漏电极15、16的材料均为Al，且源、漏电极15、16通过源、漏电极引出端18、19引出，低温钝化层17为Si₃N₄。忆阻器的底电极23为TiN、阻变层22为ZnO，顶电极21材料为Ni，具体结构自上而下可以为TiN(TE)/ZnO/Ni(BE)。薄膜晶体管和忆阻器的材料选择并不局限于以上材料。

目前忆阻器件的阻变现象被普遍认为是阻变层中导电通道(CF)的通断引起的，该导电通道的组成可以是氧空位，也可以是金属原子，视具体结构和材料而定。对于前者而言导电通道的通断是由氧空位和氧离子的电离和复合引起的，对于后者则是由金属原子在两电极之间发生氧化还原反应引起的，相同的是，这两种过程都需要在电场辅助下实现，因此在阻变过程中需要在顶电极和底电极之间施加偏压。

忆阻器件在电场作用下可发生电阻态的转变，在阻变过程中需要在顶电极和底电极之间施加偏压。应用不同的偏压忆阻器可实现不同的电阻态。忆阻器多阻态的实现可以通过在SET过程中施加不同的限流来实现。在本发明的1T1R结构中，通过调整薄膜晶体管的栅压可以灵活控制限流大小，进而方便地获得多个器件阻态。

本发明中采用的TiN/ZnO/Ni忆阻器件为双极型忆阻器件，在器件正偏时发生SET过程，器件反偏时发生RESET过程。

在RESET过程中，施加大的栅压，源端施加正偏压，忆阻器顶电极接地，使忆阻器反偏进入最高电阻态。在SET过程中，通过降低栅压，将薄膜晶体管源端接地，忆阻器顶电极正偏，实现器件的SET过程。忆阻器多阻态的实现是通过改变薄膜晶体管的栅压来实现的。以四级电阻态器件为例，需要四个不同的栅压且有如下关系：V1<V2<V3<V4。在RESET过程中采用V4，器件进入最高阻态R_HRS；在SET过程中采用V1、V2、V3得到的低阻态分别为R_LRS1、R_LRS2、R_LRS3，阻值关系为：R_LRS1>R_LRS2>R_LRS3。考虑RESET过程获得的R_HRS，忆阻器件便具有了四个阻态。在多阻态不同阻值之间需要有一定的窗口（电阻比大于5）以方便电阻状态的识别和读取。

由以上实施例可以看出，本发明通过薄膜晶体管和忆阻器串联方式，解决了忆阻器的多级电阻态控制问题，同时，利用薄膜晶体管的低温工艺特点，可以使忆阻器和薄膜晶体管存储单元应用到柔性电子存储电路中。

Claims (7)

1.基于忆阻器和薄膜晶体管的柔性存储器，其特征在于，包括串联的薄膜晶体管和忆阻器，所述薄膜晶体管的衬底为柔性衬底。

2.根据权利要求1所述的柔性存储器，其特征在于，所述薄膜晶体管为非晶硅薄膜晶体管、多晶硅薄膜晶体管、有机薄膜晶体管、氧化锌薄膜晶体管或IGZO薄膜晶体管中的任一种。

3.根据权利要求1所述的柔性存储器，其特征在于，所述薄膜晶体管的柔性衬底材料为聚酰亚胺衬底，衬底沟道材料为ZnO，底栅电极材料为Al，栅氧化层材料为HfO₂，源、漏电极材料均为Al，低温钝化层材料为Si₃N₄。

4.根据权利要求3所述的柔性存储器，其特征在于，所述忆阻器自下而上包括底电极、阻变层和顶电极。

5.根据权利要求4所述的柔性存储器，其特征在于，所述忆阻器的底电极材料为TiN、阻变层材料为ZnO，顶电极材料为Ni。

6.一种采用如权利要求1-5任一所述的柔性存储器实现多阻态的方法，其特征在于，包括如下步骤：

在所述忆阻器件的RESET过程中，对所述忆阻器件施加栅压V4，同时在所述薄膜晶体管的源端施加正偏压，并将忆阻器件的顶电极接地，使所述忆阻器件反偏进入最高阻态；

将所述栅压依次减小到V3、V2、V1，减小栅压的过程中始终将所述薄膜晶体管的源端接地，使得忆阻器件的顶电极正偏，进入所述忆阻器件的SET过程，所述SET过程中采用V1、V2、V3的栅压获得所述忆阻器件的低阻态时的阻值分别为R_LRS1、R_LRS2、R_LRS3，其中，V4＞V3＞V2＞V1，R_LRS1＞R_LRS2＞R_LRS3。

7.根据权利要求6所述的方法，其特征在于，阻值R_LRS1与R_LRS2，以及R_LRS2与R_LRS3之间的阻值比大于5。

Images