CN107210060A - 利用虚拟电力网络的字线下驱动 - Google Patents

利用虚拟电力网络的字线下驱动 Download PDF

Info

Publication number
CN107210060A
CN107210060A CN201680008514.9A CN201680008514A CN107210060A CN 107210060 A CN107210060 A CN 107210060A CN 201680008514 A CN201680008514 A CN 201680008514A CN 107210060 A CN107210060 A CN 107210060A
Authority
CN
China
Prior art keywords
wordline
electric power
cross tie
logic
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680008514.9A
Other languages
English (en)
Other versions
CN107210060B (zh
Inventor
许庞杰
赵豪烈
全刚勋
苏子荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oracle International Corp
Original Assignee
Oracle International Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oracle International Corp filed Critical Oracle International Corp
Publication of CN107210060A publication Critical patent/CN107210060A/zh
Application granted granted Critical
Publication of CN107210060B publication Critical patent/CN107210060B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/06Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/06Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C8/00Arrangements for selecting an address in a digital store
    • G11C8/08Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)

Abstract

描述了与通过使用电荷共享来下驱动字线而提高存储器单元的静态噪声容限相关联的系统、方法和其它实施例。在一个实施例中,系统包括响应于存储器请求将电压源与虚拟电力网络连接以基于来自电压源的电压在虚拟电力网络内存储电荷的电力逻辑。虚拟电力网络包括电连接多个驱动器互连件的互连件网络。系统包括通过将多个字线中所请求的字线与虚拟电力网络连接以与所请求的字线共享存储在虚拟电力网络中的电荷来下驱动所请求的字线的字线逻辑。字线逻辑将所请求的字线的电压下驱动为比由电压源提供的源电压低。

Description

利用虚拟电力网络的字线下驱动
背景技术
随着通过技术改进半导体器件缩小到较小的尺寸,遇到了新的困难。例如,随着静态随机存取存储器(SRAM)中的存储器单元的组件变得更小,存储器单元的操作特性的变化可能增加。这些变化可能表现为存储器单元之间的功能的差异。由于相对于被用于存储数据的存储器单元的内部电压的施加到存储器单元的相对电压,一些存储器单元在被读取或写入时可能更容易出错。因此,当以较小的尺度被制造时,SRAM的存储器单元可能无法正确地操作。
附图说明
并入说明书中并且构成说明书的一部分的附图示出本公开的各种系统、方法和其它实施例。应当理解,附图中所示出的元件边界(例如,框、多组框或其它形状)表示边界的一个实施例。在一些实施例中,一个元件可以被实现为多个元件,或者多个元件可以被实现为一个元件。在一些实施例中,被示为另一元件的内部组件的元件可以被实现为外部组件,并且反之亦然。此外,元件可以不按比例绘制。
图1示出详细描述在不同电压被用于向字线供电的情况下存储器单元的静态噪声容限(SNM)的图。
图2示出与下驱动字线相关联的存储器器件的一个实施例。
图3示出与使用被存储在虚拟电力网络中的电荷来下驱动字线相关联的存储器器件的另一实施例。
图4示出与从存储器单元进行读取相关联的时序图的一个示例。
图5示出与对存储器单元进行写入相关联的时序图的一个示例。
图6示出与利用可修改电容在虚拟电力网络中存储电荷相关联的存储器器件的一个实施例。
图7示出与使用下驱动字线相关联的存储器器件的另一实施例。
图8示出与使用可选择电容来下驱动字线相关联的时序图的一个示例。
图9示出与使用可选择电容来下驱动字线相关联的时序图的另一示例。
图10示出与使用被存储在虚拟电力网络上的电荷来下驱动字线相关联的方法的一个实施例。
发明内容
在一个方面中,公开了一种存储器器件,该存储器器件包括:连接到多个存储器单元的多个字线;连接在该多个字线和多个驱动器互连件之间的字线逻辑;电力逻辑,该电力逻辑连接到电压源和该多个驱动器互连件并且包括将该多个驱动器互连件电连接在一起以形成虚拟电力网络的互连件网络,其中,响应于存储器请求,电力逻辑将电压源与虚拟电力网络相连接以在虚拟电力网络内存储电荷,以及其中字线逻辑通过将多个字线中与存储器请求相关联的所请求的字线与虚拟电力网络连接以与所请求的字线共享存储在虚拟电力网络中的电荷来下驱动(under-drive)所请求的字线,以及其中字线逻辑将所请求的字线的电压下驱动为比由电压源提供的源电压低。
在存储器器件的另一实施例中,电力逻辑通过致动一个或多个晶体管以将虚拟电力网络与电压源相连接来存储电荷,同时字线逻辑隔离与所请求的字线相关联的所请求的存储器单元以避免其被激活,以及其中电力逻辑使用形成虚拟电力网络的多个驱动器互连件和互连件网络的电容来存储电荷,以及其中互连件网络包括跨过多个驱动器互连件以电连接多个驱动器互连件以形成虚拟电力网络的金属线。
在存储器器件的另一实施例中,字线通过提供来自虚拟电力网络的电荷而不是使用与电压源的直接连接驱动所请求的字线来下驱动所请求的字线的电压,其中字线逻辑向所请求的字线施加虚拟电力网络的电荷,以将所请求的字线的电压驱动为低于电压源的电压,以及其中电力逻辑在存储电荷之后使虚拟电力网络与电压源断开连接。
在存储器器件的另一实施例中,当访问多个存储器单元中所请求的存储器单元以满足存储器请求时,字线逻辑使用电荷来下驱动所请求的字线的电压,以与当将电压源与所请求的字线直接连接时所请求的存储器单元的静态噪声容限相比,增加所请求的存储器单元的静态噪声容限。
在存储器器件的另一实施例中,存储器器件是6晶体管静态随机存取存储器(6TSRAM)。
在另一实施例中,存储器器件还包括:电容逻辑,该电容逻辑连接到互连件网络并且包括:(i)并联连接的多个电容器;和(ii)连接在多个电容器与互连件网络之间的多个控制晶体管,其中电容逻辑使用多个控制晶体管选择性地将多个电容器与互连件网络进行连接。
在存储器器件的另一实施例中,电容逻辑通过选择性地将多个电容器中的一个或多个电容器连接到虚拟电力网络来修改虚拟电力网络的电容。
在存储器器件的另一实施例中,电容逻辑通过激活多个控制晶体管中的一个或多个控制晶体管以将多个电容器中的一个或多个电容器与互连件网络相连接并且增加虚拟电力网络的电容来调整字线逻辑下驱动电压的量。
在存储器器件的另一实施例中,多个驱动器互连件包括偶数驱动器互连件的集合和奇数驱动器互连件的集合,其中互连件网络包括形成两个分开的虚拟电力网络的偶数互连件网络和奇数互连件网络,以及其中偶数驱动器互连件的集合与偶数互连件网络被连接,并且奇数驱动器互连件的集合与奇数互连件网络被连接以形成所述两个分开的虚拟电力网络。
在另一方面,公开了一种计算系统,该计算系统包括:响应于存储器请求而将电压源与虚拟电力网络进行连接以基于来自电压源的电压将电荷存储在虚拟电力网络内的电力逻辑,其中虚拟电力网络包括电连接多个驱动器互连件的互连件网络;以及通过将多个字线中的所请求的字线与虚拟电力网络相连接以与该所请求的字线共享存储在虚拟电力网络中的电荷来下驱动该所请求的字线的字线逻辑,以及其中字线逻辑将所请求的字线的电压下驱动为比由电压源提供的源电压低。
在计算系统的另一实施例中,电力逻辑通过致动一个或多个晶体管以将虚拟电力网络与电压源相连接来存储电荷,同时字线逻辑隔离与所请求的字线相关联的存储器单元以避免其被激活,其中电力逻辑使用形成虚拟电力网络的多个驱动器互连件和互连件网络的电容来存储电荷,并且其中互连件网络包括跨过多个驱动器互连件以电连接多个字线以便形成虚拟电力网络的金属线。
在计算系统的另一实施例中,字线逻辑通过提供来自虚拟电力网络的电荷而不是使用与电压源的直接连接驱动所请求的字线来下驱动所请求的字线的电压,并且其中电力逻辑在存储电荷之后将虚拟电力网络与电压源断开连接。
在另一实施例中,计算系统还包括电容逻辑,该电容逻辑包括:(i)并联连接的多个电容器和(ii)连接在多个电容器与互连件网络之间的多个控制晶体管,其中电容逻辑选择性地将多个电容器与互连件网络进行连接。
在计算系统的另一实施例中,电容逻辑通过选择性地将多个电容器中的一个或多个电容器与虚拟电力网络进行连接来修改虚拟电力网络的电容。
在计算系统的另一实施例中,计算系统还包括所公开的存储器器件以及存储器器件的特征中的一个或多个特征。
在另一方面,公开了一种与下驱动存储器器件中的所选择的字线的电压相关联的方法。该方法包括:在存储器器件中接收访问存储器单元的请求;通过激活连接存储器器件的多个驱动器互连件与存储器器件的电压源的至少一个晶体管来使用该多个驱动器互连件存储电荷;以及将所选择的字线连接到多个驱动器互连件以与所选择的字线共享存储在多个驱动器互连件中的电荷,并且用比电压源的电压小的电压来下驱动所选择的字线的电压。
在方法的另一实施例中,方法还包括:在存储电荷之后将电压源与多个驱动器互连件断开连接以将多个驱动器互连件与电压源隔离。
在方法的另一实施例中,使用电荷对所选择的字线下驱动的电压小于作为所选择的字线的操作电压的电压源的电压。
在方法的另一实施例中,相对于与使用电压源的电压来驱动字线相关联的静态噪声容限,当访问存储器单元时下驱动字线增加存储器单元的静态噪声容限。
在另一实施例中,方法还包括:配置电容梯(capacitance ladder),以通过激活将多个驱动器互连件与电容梯的电容器相连接的一个或多个控制晶体管来修改多个驱动器互连件的电容。
在方法的另一实施例中,其中在多个驱动器互连件内存储电荷包括根据请求在偶数网络或奇数网络中存储电荷。
具体实施方式
本文描述了与通过使用电荷共享来下驱动字线而改善存储器单元的静态噪声容限相关联的系统、器件和方法。下驱动字线指的是用于使用相对于源电压的降低的电压来激活字线的技术。以这种方式激活字线改善(增加)静态噪声容限。增加的静态噪声容限允许存储器单元处理附加的噪声,这使得存储器单元不太可能在存储的逻辑值之间错误地翻转而导致数据错误。
考虑用于访问存储器单元(诸如例如,SRAM存储器单元)的过程。通常,访问存储器器件中的存储器单元包括使用相应的字线对存储器单元施加电压。对存储器单元施加电压激活存储器单元内允许读取来自存储器单元的值或向存储器单元写入值的晶体管。
经由字线施加到存储器单元的电压通常是存储器器件中的供给电压(例如,Vdd),该供给电压向存储器器件的晶体管和/或其它组件供电,并且使用字线驱动器将该供电电压与字线连接。然而,当用较小尺寸的晶体管制造存储器器件时,使用供给电压来对字线供电可以导致存储器单元内的静态噪声容限(SNM)的降低。降低的静态噪声容限源自例如较小的晶体管的物理特性和存储器单元的晶体管之间的变化,这些变化在以较小的尺寸制造时是普遍存在的。
静态噪声容限是量化存储器单元可以承受而不损害所存储的逻辑值的完整性的电噪声的量的特性。即,静态噪声容限是指存储器单元在错误地切换所存储的逻辑值之前可以管理的“杂散”电荷的量,错误地切换所存储的逻辑值导致错误。存储器单元的静态噪声容限是存储器单元的传输门(pass gate)的强度相对于存储器单元的下拉门的强度的函数。通过削弱传输门的强度,即降低字线的电压,由于传输门的强度和下拉门的强度之比下降,因此SNM增加。
例如,逻辑值“0”在存储器单元中可以被表示为0mV的存储电压。当相应的字线被激活时与存储器单元相关联的电噪声可能导致存储电压实际上为150mV。来自电噪声的150mV的存储值可能由串扰、电磁干扰、静电干扰、热噪声等引起。然而,由于150mV在存储器单元的静态噪声容限内,因此存储电压仍被解释为逻辑值“0”。因此,存储器单元可以被成为具有至少150mV的SNM。
然而,随着连续代用更小的晶体管制造存储器单元,静态噪声容限也趋于变小。因此,用较小的晶体管制造的存储器单元可能具有100mV的静态噪声容限。因此,当源电压(Vdd)被施加到字线时,与激活字线相关联的噪声可能超过存储器单元的静态噪声容限。因此,由于静态噪声容限的降低,当源电压被施加到字线时,所存储的逻辑值可能被错误地切换。
图1示出当不同的电压被施加到字线时存储器单元的静态噪声容限(SNM)的示例图100。在图100中,与对字线使用Vdd的90%的电压的存储器单元的SNM 120相比较地绘出对字线使用等于Vdd的电压的存储器单元的SNM 110。在图1中,以归一化指示值单元沿y轴表示静态噪声容限。归一化指示值单元示出存储器单元的静态噪声容限的幅度。x轴示出对于为每个单独的SNM 110和120从其确定字线电压(Vwl)的Vdd的不同值。
从图100中可以看出,在整个测试电压范围上,与SNM 110相比,与降低的电压(0.9Vdd)相关联的SNM 120被改善。这是因为当使用Vdd的90%时,传输门的强度与下拉门的强度之间的差异增大。即,通过对传输门施加较低的电压,通过门例如与下拉门相比变弱。
因此,在一个实施例中,存储器器件被配置为下驱动字线的电压以便改善静态噪声容限(SNM),并且因此允许存储器单元在遇到错误之前承受更大量的噪声。如先前所讨论的,下驱动字线一般是指用小于源电压(Vdd)的降低的电压来激活字线,该源电压(Vdd)否则被用于向存储器器件的字线和其它元件供电。以这种方式,可以改善在用较小的晶体管实现的电路和存储器器件中的存储器单元的静态噪声容限。
参照图2,示出被配置为具有用于下驱动字线以改善静态噪声容限的组件的存储器器件200的一个实施例。存储器器件200包括电压源210、电力逻辑220、对于字线260中的每个单独的字线将电力逻辑与字线逻辑240相连接的驱动器互连件230、以及存储器单元250。通常,存储器器件200是诸如6晶体管SRAM(6T SRAM)之类的静态随机存取存储器(SRAM)或类似器件。存储器器件200可以被嵌入处理器内,或者可以是独立的存储器。在任一情况下,存储器器件200一般经由总线或其它可操作数据连接来接收数据以及向处理器(未示出)或其它计算设备提供/输出数据。
此外,存储器器件200将数据存储在存储器单元250中以及提供来自存储器单元250的数据。存储器单元250中的每个存储器单元具有作为例如存储器单元250的制造过程变化和设计参数的函数的操作特性。这些特性中的一个特性是如图1所示的与施加到字线260的电压相关的静态噪声容限(SNM)。
当存储器器件200接收对存储器单元250进行读取或写入的存储器请求时,存储器器件200通过经由字线逻辑240中的一个字线逻辑对字线260中的所请求的字线施加电压来激活所请求的字线。对所请求的字线施加电压激活所请求的存储器单元的晶体管,以取决于存储器请求来写入值或者读取值。
如所指出的,静态噪声容限(SNM)与施加到字线的电压相关。即,存储器单元的SNM是传输门(即,连接字线的晶体管)的强度相对于下拉门(即,连接地/漏极的晶体管)的强度的函数。因此,对字线施加较大的电压导致静态噪声容限变小。因此,存储器器件200被配置为通过使用现有的驱动器互连件230的电容以存储电荷来下驱动所请求的字线的电压,该电荷使得对所请求的字线驱动降低的电压。以这种方式,由于所请求的字线的电压被降低,因此所请求的存储器单元的静态噪声容限被改善,由此有助于避免错误。
存储器器件200一般被配置有向各个部件供电的电源。在一个实施例中,经由电压源210提供被用于向存储器器件200供电的电压。电压源210例如是将存储器器件200与存储器器件200内的电源或主设备(未示出)的电源(例如,电压调节器)链接的金属线互连件。电压源210提供一般被称为“Vdd”的电压。Vdd电压是存储器器件200用于向存储器单元250、感测放大器、控制逻辑晶体管等供电的电压。
如图2所示,电压源210连接到电力逻辑220,电力逻辑220又与驱动器互连件230连接。字线逻辑240的组件被单独地置于驱动器互连件230和字线260中的每个字线之间,以使驱动器互连件230和虚拟电力网络与字线260分开。字线逻辑240操作以切换在与存储器单元250和驱动器互连件230连接的相应的字线260之间的连接。将参照图3讨论驱动器互连件230和字线逻辑240的附加细节。
回到电力逻辑220,在一个实施例中,电力逻辑220包括跨过驱动器互连件230的互连件网络以便将驱动器互连件230电连接在一起。由互连件网络和驱动器互连件230形成的得到的结构被称为虚拟电力网络,并且将随后被更详细地讨论。然而,通常,虚拟电力网络是由驱动器互连件230和互连件网络形成的电路。虚拟电力网络的电路具有通过电连接驱动器互连件230的现有结构而形成的得到的组合电容。因此,虚拟电力网络的电路可以存储电荷,该电荷可以被用于驱动字线集合260中的单独的字线,如下文解释的。
因此,在一个实施例中,电力逻辑220包括由电力逻辑220控制的晶体管,该晶体管用于将虚拟电力网络与电压源210相连接以存储电荷。电力逻辑220例如选择性地将电压源210与虚拟电力网络进行连接。电力逻辑220可以例如通过致动晶体管并且将电压源210与驱动器互连件230连接/断开连接来选择何时将驱动器互连件230与电压源210隔离。因此,电力逻辑220可以通过使用晶体管选择性地连接电压源210来在虚拟电力网络内存储电荷。然后,电压源210对形成虚拟电力网络的现有驱动器互连件230的电容进行充电。
为了更好地理解虚拟电力网络以及电力逻辑220如何存储电荷,考虑图3。图3示出了具有各个电路的附加细节的图2的存储器器件200的另一个实施例。在图3中,存储器器件200被分为偶数部分和奇数部分,在其它实施例中可以实现除偶数和奇数之外的多个附加部分。例如,偶数存储器单元集合310和奇数存储器单元集合320各自被示为具有与图2中示出的部件相关的相关联的结构。电压源210在图3中被示为单个源,但是电压源210当然还可以被分为附加的分开的部分。此外,图3没有示出存储器器件200的全面布局。相反,存储器单元的一部分被缩写为点“...”,以为了图示简洁的目的示出每个集合中的第一个单元和最后一个单元。此外,应当理解,虽然元件中的许多元件被讨论为是单个元件,但是元件中的每个元件可以包括分开的偶数和奇数系列(corollary)。然而,出于简化讨论的目的,元件可以作为单数被引用。
另外,在图3中没有明确地标记字线260。相反,单独的偶数字线wl<0>、wl<n>和奇数字线wl<1>、wl<2n+1>被示出以表示字线260包括多个单独的字线,该多个单独的字线各自与字线逻辑240的单独的字线驱动器连接。如图3中所示并且如前面所讨论的,电力逻辑220包括各自跨过驱动器互连件230的分开的集合(即,偶数和奇数)的互连件网络330(Vdd_even)和互连件网络340(Vdd_odd)。即,例如,互连件网络330在字线逻辑240之前将偶数驱动器互连件230(即,驱动器互连件wl<0>到驱动器互连件wl<2n>)电连接成单个互连件的电网。因此,互连件网络330操作以使用现有驱动器互连件230形成电力存储结构,现有驱动器互连件230连接到与字线260中的每个单独的字线相关联的字线驱动器。
该电力存储结构可以被称为虚拟电力网络。虚拟电力网络具有用于存储通过电连接驱动器互连件230和互连件网络而形成的电荷的电容。由于出于使用存储的电荷向字线供电而不是作为在与电压源210相同的背景下的源的目的而存储电荷,因此虚拟电力网络是“虚拟的”。因此,通过将互连件网络配置为跨过驱动器互连件230,每个得到的虚拟电力网络(即,vdd_even和Vdd_odd)具有足以存储可以被用于对单独的字线下驱动电压的电荷的电容。以这种方式,驱动器互连件230内的存储电荷可以由字线逻辑240的相应的字线驱动器施加到所选择的/所请求的字线,以在所请求的字线上引发降低的电压。
因此,当存储器器件200接收到访问存储器单元的存储器请求时,电力逻辑220取决于哪个存储器单元将被访问来致动将电压源210与互连件网络330或340连接的晶体管。将电压源210与互连件网络连接会在相应的虚拟电力网络内(即,在驱动器互连件和互连件网络的导线内)存储电荷。在电荷被存储之后,电力逻辑220将互连件网络与电压源210断开连接,以隔离虚拟电力网络使其不能进一步从电压源210接收电荷。虚拟电力网络现在被充电。此时,虚拟电力网络的实际电压可以例如等于电压源210的源电压。
当然,当使用电压源210对虚拟电力网络进行充电时,字线逻辑240防止电压源210被连接到存储器单元。字线逻辑240使用如图3所示的作为充当开关的晶体管的字线驱动器来防止电压源210被连接到存储器单元。以这种方式,电力逻辑220使用互连件网络330或340而不是直接施加到所请求的字线和存储器单元的电压源210的源电压(Vdd)来存储电荷。
在一个实施例中,一旦电力逻辑220将电压源210与虚拟电力网络断开连接;字线逻辑240就激活字线驱动器的晶体管,以将适当的所请求的字线与先前被充电的相应的虚拟电力网络连接。在将所请求的字线与电压源210隔离的同时将已充电的虚拟电力网络与所请求的字线进行连接使得与所请求的字线共享存储电荷。与所请求的字线共享电荷下驱动所请求的字线的电压。
在本公开中使用的、也被称为“电荷共享”的共享电荷是指与所请求的字线共享虚拟电力网络的存储电荷,以使得用与源电压(vdd)相比降低的电压来激活字线。例如,字线逻辑240被配置为通过将所请求的字线连接到相应的驱动器互连件来将存储在虚拟电力网络中的电荷分发到所请求的字线。在一个实施例中,将所请求的字线和相应的驱动器互连件连接瞬间增加虚拟电力网络的电容,这导致由虚拟电力网络的电荷对所请求的字线驱动的电压下降至低于电压源Vdd的电压。因此,所请求的字线的电压由此被“下驱动”。
因此,由于虚拟电力网络(即,驱动器互连件和相应的互连件网络)的电荷与所请求的字线共享而不是将电压源210直接连接到所请求的字线,因此以这种方式对所请求的字线施加电荷被称为“电荷共享”。
如之前所讨论的,下驱动字线是用与当直接连接电压源210时施加的电压相比降低的电压来激活字线的方式。此外,由于与下拉门的强度相比存储器单元的传输门(即,连接到所请求的字线的晶体管门)的强度被降低,因此,下驱动字线激活所请求的存储器单元,同时改善存储器单元的静态噪声容限。以这种方式,存储器器件200中的存储器单元的静态噪声容限增加,同时用较小尺度的晶体管来制造存储器单元并且使用现有结构来存储电荷而不是添加额外的结构。
图4示出了当以相对于图2和图3所讨论的方式来下驱动字线时存储器器件200中的信号的时序图。各个信号的标记与图3所示的信号路径的标记相关。因此,将结合图3讨论图4。此外,图4示出了由在存储器器件200中接收到的存储器请求发起的对存储器单元<0>的读取访问。
因此,响应于存储器请求,在410处电力逻辑220将ps_en_even_l信号改变为低,这激活电力逻辑220的晶体管以将电压源210与包括偶数驱动器互连件230的互连件网络330(vdd_even)相连接。互连件网络330在电力逻辑220连接电压源210之前具有浮动电压。浮动电压是因为没有被连接到源极或漏极而存储在互连件网络330上的未知电压。
一旦电力逻辑220已经将电荷存储在包括互连件网络330和偶数驱动器互连件230的虚拟电力网络中,在430处,字线逻辑240就使用控制信号wl_n<0>来激活字线wl<0>,以致动将互连件网络330与字线wl<0>相连接的相应的字线驱动器的晶体管。因此,字线逻辑240通过与连接到存储器单元<0>的wl<0>共享存储在互连件网络330和偶数驱动器互连件230内的电荷来在440处下驱动wl<0>。当字线wl<0>利用下驱动的电压而是活动的时,经由相关联的位线(未示出)和感测放大器(未示出)从存储器单元<0>读取数据。以这种方式,存储器单元<0>的静态噪声容限被改善,由此在下驱动字线的同时减少从存储器单元读取时错误(逻辑值切换)的出现。
参照图5,示出了写入操作的示例时序图。如从图5中类似操作410-440的存在所看出的,写入操作类似于图4所示的读取操作。然而,对于写入操作,当字线逻辑240继续断言wl_n<0>以将字线wl<0>与互连件网络330连接时,电力逻辑220在510处还将电压源210与互连件网络330连接。在520处,在字线wl<0>也被连接的同时将电压源210与互连件网络330连接有效地将wl<0>的电压升高到电压源210的源电压(vdd)。因此,当写入存储器单元时,字线逻辑240通过对于时间的第一部分共享存储在虚拟电力网络上的电荷(Vdd_even)以及然后转变为利用到电压源210的直接连接向字线供电来使得对所请求的字线下驱动降低的电压。以这种方式,当执行对所选择的列的写入操作时,未选择的列中的存储器单元的静态噪声容限增加。此外,在一个实施例中,存储器器件200支持列选择特征,该列选择特征包括使得未被选择的列在440处在wl<0>的下驱动期间执行伪读取操作。因此,通过如图5所示在写入操作的第一部分期间实现下驱动,经受伪读取操作的存储器单元的SNM被改进。
参照图6,示出存储器器件600的一个实施例。通过类似的元件210、220、230、240、250和260看出,存储器器件600类似于图2的存储器器件200。然而,存储器器件600还包括电容逻辑610。还记得电力逻辑220的互连件网络操作以将驱动器互连件230连接在一起,以形成具有存储用于下驱动字线的电荷的组合电容的虚拟电力网络。然而,虚拟电力网络的电容可能不是例如用于存储将字线下驱动到期望的程度的电荷的精确电容值。
因此,电容逻辑610被配置为通过选择性地启用连接到互连件网络的电容器来修改虚拟电力网络的电容。即,例如,电容逻辑610通过激活一个或多个电容器以增加虚拟电力网络的电容来调整字线逻辑240下驱动字线的电压的量。当然,取决于电容逻辑610启用一个或多个电容器的时序,对字线下驱动的电压可以朝着Vdd被调整得更高,或者可以被调整得更低。参考图8和图9更详细地讨论电容器与虚拟电力网络连接的时序。
此外,在一个实施例中,电容逻辑610根据一个或多个控制输入来调整电容。例如,电容逻辑610生成或以其它方式接收一个或多个控制输入,该一个或多个控制输入是指定要激活哪些电容器以及例如何时激活电容器的信号。控制输入可以由存储器控制器(未示出)、处理器(未示出)、输入/输出连接或电容逻辑610本身提供以选择性地启用电容器。
在一个实施例中,当例如制造存储器器件600时,电容逻辑610中的一个或多个寄存器可以被编程。此后,当存储器访问请求被服务时,电容逻辑610生成控制输入以调整电容。可替代地,在一个实施例中,电容逻辑610从指定如何修改电容的存储器控制器、处理器或其它器件接收控制输入。然而,在任一情况下,电容逻辑610通过选择性地将单独的电容器与虚拟电力网络连接来调整虚拟电力网络的电容。
为了进一步理解电容逻辑610的操作,简要地考虑图7。图7示出了存储器器件600的更详细的视图。图7的元件类似于图3的元件,并且添加了电容逻辑610。因此,为了简洁起见,将不再重新介绍类似的项。
电容逻辑610包括电容梯710。电容梯710包括并联连接的多个电容器。取决于特定实现,电容器可以具有相同值或不同值的电容。电容逻辑610还包括用于激活电容梯710的选择电容器的控制晶体管720。
即,电容逻辑610可以选择性地将电容器连接到由互连件网络330和340形成的虚拟电力网络(Vdd_even、Vdd_odd),以选择性地修改虚拟电力网络的电容。此外,通过并联连接电容器,激活附加的电容器以加法的方式操作,以增加电容梯中的总体所选择的电容。以这种方式,存储器器件600的偶数和奇数部分的电容可由电容逻辑610单独调节。
图8示出了使用存储器器件600的读取操作的示例时序图。时序图800类似于时序图400,因此重点将被集中到与电容逻辑610以及修改虚拟电力网络的电容相关的部分。在810处电容逻辑610使用控制信号en_even_l<0>来激活单个附加电容器。激活附加电容器使得虚拟电力网络在被充电之后电容增加。因此,当电容器在虚拟电力网络已经被充电之后的该时序点处被激活时,虚拟电力网络(在本示例中为Vdd_even)经历电压降低。因此,所存储的电荷的一部分被用于对新激活的电容器充电,因此,如在820和830处所示,虚拟电力网络共享电荷以用于用更小的电压来下驱动字线。另外,在一个实施例中,当如图所示的那样下驱动字线时,存储器单元实现增加的并且因此改善的SNM。
图9示出了使用存储装置600的读取操作的可替代时序图。例如,如图9所示,在虚拟电力网络由电压源充电之前,在910处附加的电容器被激活。如图8所示,在910处而不是在810处激活附加的电容器为存储更多的电荷做准备。因此,电容器的电压在920处被充电到Vdd。以这种方式,在930处当下驱动时与字线共享电荷导致用与830相比减少更小的量的电压进行下驱动。由此,可以选择性地修改虚拟电力网络的电容以调整虚拟电力网络下驱动字线的量。
将参考图10和方法1000讨论下驱动字线的其它方面。出于解释的目的,将从图6的存储器器件600的角度讨论方法1000。
在1010处,修改虚拟电力网络的电容。当然,虽然作为前驱(precursor)来讨论修改电容,但是在各种实施例中可以在存储器器件600的操作期间的任何时间处修改电容。以这种方式,修改电容可以被用于选择性地将在电荷共享时由虚拟电力网络提供的电压降低至确切程度,该确切程度根据电容器何时被激活而确定以及例如由通过激活附加电容器被添加到虚拟电力网络的电容的量确定。
此外,在一个实施例中,根据控制信号来激活布置在电容梯中的多个电容器中的一个或多个电容器。控制信号可以由电容逻辑610产生,并且指示例如为了在虚拟电力网络内实现期望的电容要激活哪些电容器以及何时激活。通常,控制信号使得与电容器相关联的一个或多个控制晶体管被激活,以使得所选择的电容器与虚拟电力网络电连接。以这种方式,虚拟电力网络的电容是可调节的,并且在一个实施例中使得虚拟电力网络存储相对于电压源(例如,电压源的90%)的特定电荷。
在1020处,接收存储器请求。存储器请求例如是访问存储器器件600的一个或多个存储器单元的请求。在一个实施例中,存储器器件600解码存储器请求以确定哪个字线、位线和存储器单元与存储器请求相关联。存储器器件600还可以解码存储器请求以确定存储器请求是读取请求还是写入请求。
因此,接收存储器请求一般包括缓存请求、解析请求、识别请求的一个或多个元素以及从解析和识别确定请求的特征(例如,存储器地址、访问类型)。
在1030处,电荷被存储在虚拟电力网络中。在一个实施例中,存储电荷包括致动一个或多个晶体管以将虚拟电力网络与电压源210连接。附加地,存储电荷还包括将虚拟电力网络与存储器单元隔离。因此,字线逻辑240确保在驱动器互连件与字线/存储器单元之间连接的晶体管(即,字线驱动器)被关闭,以使得存储器单元不被激活。
在1040处,虚拟电力网络与电压源断开连接。一旦电荷已经被存储在虚拟电力网络中,则将虚拟电力网络与电压源隔离,以避免无意地将电压源与所请求的字线连接。当在这种状态中时,虚拟电力网络被充电并且准备好与单个所请求的字线共享驱动器互连件和互连件网络内的电荷。当然,虽然没有另外明确阐述,但是字线是沿着存储器器件600中的存储器单元行连接的金属线互连件。因此,单个字线与多个存储器单元连接,但是最终激活与被激活的列(位线)对应的单个存储器单元。
在1050处,通过将(存储在虚拟电力网络内的)电荷施加到所请求的字线,所请求的字线上的电压被下驱动。在一个实施例中,下驱动字线包括将虚拟电力网络连接到所请求的字线,并且因此与所请求的字线共享存储在包括虚拟电力网络的驱动器互连件内的电荷。当然,由于字线逻辑240用于将所请求的字线与驱动器互连件连接同时将用于未被选择的字线的其它连接保持为电开路的,因此驱动器互连件不与存储器单元连接。以这种方式,通过使用驱动器互连件以及跨过驱动器互连件的互连件网络的现有结构,所请求的字线的电压被下驱动。因此,这里所公开的字线的下驱动通过使用虚拟电力网络的现有结构来提供多种功能(例如,省电和字线下驱动)而使用例如较少的芯片空间。
在1060处,访问所请求的存储器单元。访问可以是读取或写入访问。在任一情况下,访问在字线被下驱动时发生,以便与使用与电压源的直接连接来驱动字线相比,提高静态噪声容限。通常,从存储器单元读取包括使得存储器单元在位线上提供所存储的电压、感测所存储的电压以及将所感测的电压转换成与存储器单元的适当逻辑状态相关的单独的读出电压。
定义和其它实施例
在一个或多个实施例中,所公开的方法或它们的等价物由以下各项中的任一个执行:被配置为执行该方法的计算机硬件;或体现于存储在非暂态计算机可读介质中的模块中的或者经由计算机可读传输介质接收的计算机指令,其中,这些指令被配置为可执行的算法,该可执行的算法被配置为当由计算机设备的至少一处理器执行时执行该方法。
虽然为了解释简洁的目的附图中所示出的方法被示出和描述为一系列算法块,但是应当理解,这些方法不受块的顺序限制。一些块可以以与所示出和描述的不同的顺序发生和/或与其它块同时发生。此外,可以使用比所有示出的块少的块来实现示例方法。块可以被组合或分成多个动作/组件。此外,附加的和/或可替代的方法可以采用未在块中示出的附加动作。这里所描述的方法限于根据35U.S.C§101的法定主题。
因此,从一个角度来看,已经描述了与通过使用电荷共享来下驱动字线而改善存储器单元的静态噪声容限相关联的系统、方法和其它实现。在一个实施例中,系统包括响应于存储器请求将电压源与虚拟电力网络连接以基于来自电压源的电压在虚拟电力网络内存储电荷的电力逻辑。虚拟电力网络包括电连接多个驱动器互连件的互连件网络。系统包括通过将多个字线中的所请求的字线与虚拟电力网络连接以与所请求的字线共享存储在虚拟电力网络中的电荷来下驱动所请求的字线的字线逻辑。字线逻辑将所请求的字线的电压下驱动为比由电压源提供的源电压低。
以下包括本文采用的所选择的术语的定义。这些定义包括落入术语的范围内并且可以被用于实现的组件的各种示例和/或形式。这些示例不旨在是限制性的。术语的单数形式和复数形式二者都可以在定义之内。
对“一个实施例”、“实施例”、“一个示例”和“示例”等的引用指示这样描述的(一个或多个)实施例或(一个或多个)示例可以包括特定特征、结构、特性、属性、元素或限制,但是并不是每个实施例或示例都一定包括该特定特征、结构、特性、属性、元素或限制。此外,短语“在一个实施例中”的重复使用不一定指代同一实施例,尽管它可能是同一实施例。
本文使用的“数据结构”是计算系统中被存储在存储器、存储设备或其它计算机化系统中的数据的组织。数据结构可以是例如数据字段、数据文件、数据阵列、数据记录、数据库、数据表、图、树、链表等中的任何一个。数据结构可以由许多其它数据结构形成并且可以包含许多其它数据结构(例如,数据库包括许多数据记录)。根据其它实施例,数据结构的其它示例也是可能的。
本文使用的“非暂态计算机可读介质”或“计算机存储介质”是指存储被配置为当被执行时执行所公开的功能中的一个或多个功能的指令和/或数据的非暂态介质。在一些实施例中,数据可以充当指令。非暂态计算机可读介质可以采取包括但不限于非易失性介质和易失性介质的形式。非易失性介质可以包括例如光盘、磁盘等。易失性介质可以包括例如半导体存储器、动态存储器等。非暂态计算机可读介质的常见形式可以包括但不限于软盘、柔性盘、硬盘、磁带、其它磁介质、专用集成电路(ASIC)、可编程逻辑器件、光盘(CD)、其它光学介质、随机存取存储器(RAM)、只读存储器(ROM)、存储芯片或卡、存储棒、固态存储设备(SSD)、闪存驱动器和计算机、处理器或其它电子设备可以与其工作的其它介质。如果在一个实施例中被选择为用于实现,则每种类型的介质可以包括被配置为执行所公开和/或所要求保护的功能中的一个或多个功能的算法的存储指令。
本文使用的“计算机可读传输介质”是指携带或传送被配置为当被执行时执行所公开的功能中的一个或多个功能的指令和/或数据的介质。在一些实施例中,数据可以充当指令。计算机可读传输介质可以采取包括但不限于用于在计算机系统的易失性或非易失性存储装置之间传输数据的电或光载波或信号的形式。如果在一个实施例中被选择为用于实现,则每种类型的介质可以包括被配置为执行所公开和/或所要求保护的功能中的一个或多个功能的算法的已传送的指令。
本文使用的“逻辑”表示用计算机或电气硬件实现的组件、具有可执行应用或程序模块的存储指令的非暂态介质、和/或它们的组合,以执行本文公开的功能或动作中的任何功能或动作和/或使得来自另一逻辑、方法和/或系统的功能或动作如本文公开的那样被执行。等价逻辑可以包括固件、用算法编程的微处理器、离散逻辑(例如ASIC)、至少一个电路、模拟电路、数字电路、编程逻辑器件和包含算法的指令的存储器器件等,它们中的任何一个可以被配置为执行所公开的功能中的一个或多个功能。在一个实施例中,逻辑可以包括被配置为执行所公开的功能中的一个或多个功能的一个或多个门、门的组合或其它电路组件。在描述多个逻辑的情况下,可能能够将多个逻辑并为一个逻辑。类似地,在描述单个逻辑的情况下,可能可以在多个逻辑之间分配该单个逻辑。在一个实施例中,这些逻辑中的一个或多个逻辑是与执行所公开的和/或所要求保护的功能相关联的对应结构。选择要实现哪种类型的逻辑可以基于期望的系统条件或规范。例如,如果考虑较快的速度,则将选择硬件来实现功能。如果考虑较低的成本,则将选择存储的指令/可执行应用来实现功能。
“可操作连接”或实体通过其“可操作地连接”的连接是其中可以发送和/或接收信号、物理通信和/或逻辑通信的连接。可操作的连接可以包括物理接口、电接口和/或数据接口。可操作的连接可以包括足以允许可操作控制的接口和/或连接的不同组合。例如,两个实体可以可操作地连接以直接地或通过一个或多个中间实体(例如,处理器、操作系统、逻辑、非暂态计算机可读介质)彼此传送信号。逻辑和/或物理通信信道可以被用于创建可操作连接。
虽然已经相当详细地示出和描述了所公开的实施例,但是并不意图将所附权利要求的范围限定或以任何方式限制为这样的细节。当然不可能为了描述主题的各个方面而描述组件或方法的每种可想到的组合。因此,本公开不限于所示出和所描述的具体细节或说明性示例。因此,本公开旨在包括满足35U.S.C.§101的法定主题要求的、落入所附权利要求的范围内的改变、修改和变化。
就在具体实施方式或权利要求书中采用术语“包括”或“包含”而言,该术语旨在以与术语“含有”类似的方式是包含性的,如该术语当在权利要求中被用作过渡词时被解释的那样。
就在具体实施方式或权利要求中使用术语“或”(例如,A或B)而言,该术语意图是指“A或B或两者”。当申请人意图指示“仅A或B而不是两者”时,则短语“仅A或B而不是两者”将被使用。因此,本文对术语“或”的使用是包含性的,而不是排他性的使用。

Claims (21)

1.一种存储器器件,包括:
连接到多个存储器单元的多个字线;
连接在所述多个字线和多个驱动器互连件之间的字线逻辑;
电力逻辑,所述电力逻辑连接到电压源和所述多个驱动器互连件并且包括将所述多个驱动器互连件电连接在一起以形成虚拟电力网络的互连件网络,
其中,响应于存储器请求,所述电力逻辑将所述电压源与所述虚拟电力网络连接以在所述虚拟电力网络内存储电荷,以及
其中,所述字线逻辑通过将所述多个字线中与所述存储器请求相关联的所请求的字线与所述虚拟电力网络连接以与所请求的字线共享存储在所述虚拟电力网络中的电荷来下驱动所请求的字线,以及其中所述字线逻辑将所请求的字线的电压下驱动为比由所述电压源提供的源电压低。
2.根据权利要求1所述的存储器器件,其中所述电力逻辑通过致动一个或多个晶体管以连接所述虚拟电力网络与所述电压源来存储电荷,同时所述字线逻辑隔离与所请求的字线相关联的所请求的存储器单元以避免其被激活,
其中所述电力逻辑使用形成所述虚拟电力网络的所述多个驱动器互连件和所述互连件网络的电容来存储电荷,以及其中所述互连件网络包括跨过所述多个驱动器互连件以电连接所述多个驱动器互连件以便形成所述虚拟电力网络的金属线。
3.根据权利要求1或2所述的存储器器件,其中所述字线逻辑通过提供来自所述虚拟电力网络的电荷来下驱动所请求的字线的电压,而不是使用与所述电压源的直接连接来驱动所请求的字线,其中所述字线逻辑对所请求的字线施加所述虚拟电力网络的电荷以将所请求的字线的电压驱动为低于所述电压源的电压,以及其中所述电力逻辑在存储电荷之后将所述虚拟电力网络与所述电压源断开连接。
4.根据权利要求1、2或3所述的存储器器件,其中,当访问所述多个存储器单元中所请求的存储器单元以满足所述存储器请求时,所述字线逻辑使用电荷来下驱动所请求的字线的电压,以与当直接连接所述电压源与所请求的字线时所请求的存储器单元的静态噪声容限相比,增加所请求的存储器单元的静态噪声容限。
5.根据任一前述权利要求所述的存储器器件,其中,所述存储器器件是6晶体管静态随机存取存储器(6T SRAM)。
6.根据任一前述权利要求所述的存储器器件,还包括:
电容逻辑,所述电容逻辑连接到所述互连件网络并且包括:
(i)并联连接的多个电容器;以及
(ii)连接在所述多个电容器与所述互连件网络之间的多个控制晶体管,其中所述电容逻辑使用所述多个控制晶体管来选择性地连接所述多个电容器与所述互连件网络。
7.根据权利要求6所述的存储器器件,其中所述电容逻辑通过选择性地将所述多个电容器中的一个或多个电容器与所述虚拟电力网络连接来修改所述虚拟电力网络的电容。
8.根据权利要求6或7所述的存储器器件,其中所述电容逻辑通过激活所述多个控制晶体管中的一个或多个晶体管以将所述多个电容器中的一个或多个电容器与所述互连件网络连接并且增加所述虚拟电力网络的电容来调整所述字线逻辑下驱动电压的量。
9.根据任一前述权利要求所述的存储器器件,其中所述多个驱动器互连件包括偶数驱动器互连件集合和奇数驱动器互连件集合,其中所述互连件网络包括形成两个分开的虚拟电力网络的偶数互连件网络和奇数互连件网络,以及其中所述偶数驱动器互连件集合与所述偶数互连件网络被连接,并且所述奇数驱动器互连件集合与所述奇数互连件网络被连接以形成所述两个分开的虚拟电力网络。
10.一种计算系统,包括:
电力逻辑,所述电力逻辑响应于存储器请求将电压源与虚拟电力网络连接以基于来自所述电压源的电压在所述虚拟电力网络内存储电荷,其中所述虚拟电力网络包括电连接多个驱动器互连件的互连件网络;以及
字线逻辑,所述字线逻辑通过将多个字线中所请求的字线与所述虚拟电力网络连接以与所请求的字线共享存储在所述虚拟电力网络中的电荷来下驱动所请求的字线,以及其中所述字线逻辑将所请求的字线的电压下驱动为比由所述电压源提供的源电压低。
11.根据权利要求10所述的计算系统,其中所述电力逻辑通过致动一个或多个晶体管以连接所述虚拟电力网络与所述电压源来存储电荷,同时所述字线逻辑隔离与所请求的字线相关联的存储器单元以避免其被激活,
其中所述电力逻辑使用形成所述虚拟电力网络的所述多个驱动器互连件和所述互连件网络的电容来存储电荷,以及其中所述互连件网络包括跨过所述多个驱动器互连件以电连接所述多个字线以便形成所述虚拟电力网络的金属线。
12.根据权利要求10或11所述的计算系统,其中所述字线逻辑通过提供来自所述虚拟电力网络的电荷来下驱动所请求的字线的电压,而不是使用与所述电压源的直接连接来驱动所请求的字线,以及其中所述电力逻辑在存储电荷之后将所述虚拟电力网络与所述电压源断开连接。
13.根据权利要求10、11或12所述的计算系统,还包括:
电容逻辑,所述电容逻辑包括:(i)并联连接的多个电容器,以及(ii)连接在所述多个电容器与所述互连件网络之间的多个控制晶体管,其中所述电容逻辑选择性地连接所述多个电容器与所述互连件网络。
14.根据权利要求13所述的计算系统,其中所述电容逻辑通过选择性地将所述多个电容器中的一个或多个电容器连接到所述虚拟电力网络来修改所述虚拟电力网络的电容。
15.根据权利要求10至14中任一项权利要求所述的计算系统,还包括根据权利要求1至10中任一项权利要求所述的存储器器件。
16.一种与下驱动存储器器件中所选择的字线的电压相关联的方法,所述方法包括:
在所述存储器器件中接收访问存储器单元的请求;
通过激活连接所述存储器器件的多个驱动器互连件与所述存储器器件的电压源的至少一个晶体管来使用所述多个驱动器互连件存储电荷;
将所选择的字线连接到所述多个驱动器互连件,以与所选择的字线共享存储在所述多个驱动器互连件中的电荷以及利用比所述电压源的电压小的电压来下驱动所选择的字线的电压。
17.根据权利要求16所述的方法,还包括:
在存储电荷之后将所述电压源与所述多个驱动器互连件断开连接以将所述多个驱动器互连件与所述电压源隔离。
18.根据权利要求16或17所述的方法,其中使用电荷对所选择的字线下驱动的电压小于作为所选择的字线的操作电压的所述电压源的电压。
19.根据权利要求16、17或18所述的方法,其中,相对于与使用所述电压源的电压来驱动字线相关联的静态噪声容限,当访问所述存储器单元时下驱动字线增加所述存储器单元的静态噪声容限。
20.根据权利要求16至19中的任一项权利要求所述的方法,还包括:
配置电容梯,以通过激活连接所述多个驱动器互连件与所述电容梯的电容器的一个或多个控制晶体管来修改所述多个驱动器互连件的电容。
21.根据权利要求16至20中的任一项权利要求所述的方法,其中,在所述多个驱动器互连件内存储电荷包括根据请求在偶数网络或奇数网络中存储电荷。
CN201680008514.9A 2015-10-14 2016-10-04 利用虚拟电力网络的字线下驱动的存储器器件、计算系统和方法 Active CN107210060B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/882,572 2015-10-14
US14/882,572 US9455023B1 (en) 2015-10-14 2015-10-14 Wordline under-driving using a virtual power network
PCT/US2016/055244 WO2017066033A1 (en) 2015-10-14 2016-10-04 Wordline under-driving using a virtual power network

Publications (2)

Publication Number Publication Date
CN107210060A true CN107210060A (zh) 2017-09-26
CN107210060B CN107210060B (zh) 2022-03-04

Family

ID=56939534

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680008514.9A Active CN107210060B (zh) 2015-10-14 2016-10-04 利用虚拟电力网络的字线下驱动的存储器器件、计算系统和方法

Country Status (5)

Country Link
US (1) US9455023B1 (zh)
EP (1) EP3363018B1 (zh)
CN (1) CN107210060B (zh)
TW (1) TWI703577B (zh)
WO (1) WO2017066033A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10354720B2 (en) 2017-12-12 2019-07-16 Oracle International Corporation Full-swing dual-rail SRAM sense amplifier
US11984151B2 (en) 2021-07-09 2024-05-14 Stmicroelectronics International N.V. Adaptive bit line overdrive control for an in-memory compute operation where simultaneous access is made to plural rows of a static random access memory (SRAM)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5517448A (en) * 1994-09-09 1996-05-14 United Microelectronics Corp. Bias circuit for virtual ground non-volatile memory array with bank selector
US6069519A (en) * 1998-06-10 2000-05-30 Integrated Silicon Solution Inc. Leakage improved charge pump for nonvolatile memory device
US20060104107A1 (en) * 2004-11-18 2006-05-18 Remington Scott I Word line driver circuit for a static random access memory and method therefor
US20080037358A1 (en) * 2006-08-10 2008-02-14 Renesas Technology Corp. Semiconductor memory device comprising a plurality of static memory cells
CN101872645A (zh) * 2009-04-27 2010-10-27 复旦大学 选通管复用结构的电阻存储器、阵列及其读操作方法
CN102467961A (zh) * 2010-11-09 2012-05-23 香港科技大学 静态随机访问存储器及其控制方法
US20150255137A1 (en) * 2014-03-10 2015-09-10 Everspin Technologies, Inc. Word line auto-booting in a spin-torque magnetic memory having local source lines

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6864519B2 (en) * 2002-11-26 2005-03-08 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS SRAM cell configured using multiple-gate transistors
JP2010231853A (ja) * 2009-03-27 2010-10-14 Renesas Electronics Corp 半導体装置
US8947970B2 (en) * 2012-07-13 2015-02-03 Freescale Semiconductor, Inc. Word line driver circuits and methods for SRAM bit cell with reduced bit line pre-charge voltage
US9007811B1 (en) * 2012-10-11 2015-04-14 Everspin Technologies, Inc. Word line driver circuit
US9142286B2 (en) * 2013-04-15 2015-09-22 Applied Micro Circuits Corporation Integrated circuit memory device with read-disturb control

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5517448A (en) * 1994-09-09 1996-05-14 United Microelectronics Corp. Bias circuit for virtual ground non-volatile memory array with bank selector
US6069519A (en) * 1998-06-10 2000-05-30 Integrated Silicon Solution Inc. Leakage improved charge pump for nonvolatile memory device
US20060104107A1 (en) * 2004-11-18 2006-05-18 Remington Scott I Word line driver circuit for a static random access memory and method therefor
US20080037358A1 (en) * 2006-08-10 2008-02-14 Renesas Technology Corp. Semiconductor memory device comprising a plurality of static memory cells
CN101872645A (zh) * 2009-04-27 2010-10-27 复旦大学 选通管复用结构的电阻存储器、阵列及其读操作方法
CN102467961A (zh) * 2010-11-09 2012-05-23 香港科技大学 静态随机访问存储器及其控制方法
US20150255137A1 (en) * 2014-03-10 2015-09-10 Everspin Technologies, Inc. Word line auto-booting in a spin-torque magnetic memory having local source lines

Also Published As

Publication number Publication date
TWI703577B (zh) 2020-09-01
EP3363018B1 (en) 2019-09-11
TW201729190A (zh) 2017-08-16
WO2017066033A1 (en) 2017-04-20
US9455023B1 (en) 2016-09-27
CN107210060B (zh) 2022-03-04
EP3363018A1 (en) 2018-08-22

Similar Documents

Publication Publication Date Title
KR102029874B1 (ko) 세그먼트화된 sgs 라인을 위한 장치 및 방법
US20200218476A1 (en) APPARATUSES AND METHODS FOR CONFIGURING I/Os OF MEMORY FOR HYBRID MEMORY MODULES
US9697879B2 (en) Memory device with shared read/write circuitry
DE102018123918A1 (de) Zustandsabhängige Abtastschaltungen und Vorladevorgänge für Speichervorrichtungen
CN110299169A (zh) 半导体存储器及存储器系统
CN110033806A (zh) 操作存储器的方法及存储器
US10340015B2 (en) Apparatuses and methods for charging a global access line prior to accessing a memory
US9837153B1 (en) Selecting reversible resistance memory cells based on initial resistance switching
CN107210060A (zh) 利用虚拟电力网络的字线下驱动
TW201320101A (zh) 用於記憶體陣列的取消選取驅動器
US20180174668A1 (en) Memory With Bit Line Short Circuit Detection And Masking Of Groups Of Bad Bit Lines
US9576667B2 (en) Apparatuses and methods for non-volatile memory programming schemes
US9076501B2 (en) Apparatuses and methods for reducing current leakage in a memory
TWI623942B (zh) 低功耗記憶體裝置
CN104425023B (zh) 具有公共源极线屏蔽电路的存储器设备
CN103996409A (zh) 用于改善存储器读取速率的存储器装置及方法
DE102021118361A1 (de) Speichervorrichtung

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant