KR100809683B1 - 멀티 로우 어드레스 테스트 시간을 감소시킬 수 있는반도체 메모리 장치 및 멀티 로우 어드레스 테스트 방법. - Google Patents

멀티 로우 어드레스 테스트 시간을 감소시킬 수 있는반도체 메모리 장치 및 멀티 로우 어드레스 테스트 방법. Download PDF

Info

Publication number
KR100809683B1
KR100809683B1 KR1020050063758A KR20050063758A KR100809683B1 KR 100809683 B1 KR100809683 B1 KR 100809683B1 KR 1020050063758 A KR1020050063758 A KR 1020050063758A KR 20050063758 A KR20050063758 A KR 20050063758A KR 100809683 B1 KR100809683 B1 KR 100809683B1
Authority
KR
South Korea
Prior art keywords
redundancy
word line
signal
outputting
defective cell
Prior art date
Application number
KR1020050063758A
Other languages
English (en)
Other versions
KR20070009843A (ko
Inventor
이희춘
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050063758A priority Critical patent/KR100809683B1/ko
Priority to US11/486,184 priority patent/US7336550B2/en
Publication of KR20070009843A publication Critical patent/KR20070009843A/ko
Application granted granted Critical
Publication of KR100809683B1 publication Critical patent/KR100809683B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/24—Accessing extra cells, e.g. dummy cells or redundant cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/30—Accessing single arrays
    • G11C29/34—Accessing multiple bits simultaneously
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1202—Word line control
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/26—Accessing multiple arrays
    • G11C2029/2602—Concurrent test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

멀티 로우 어드레스 테스트 시간을 감소시킬 수 있는 반도체 메모리 장치 및 멀티 로우 어드레스 테스트 방법이 개시된다. 본 발명에 따른 멀티 로우 어드레스 테스트 방법은 리던던시 신호를 출력하는 단계, 리던던시 워드라인 신호를 출력하는 단계, 워드라인 인에이블 신호를 출력하는 단계 및 노멀 워드라인들을 인에이블 시키는 단계를 포함한다. 리던던시 신호를 출력하는 단계는 상기 테스트를 위한 메모리 셀들의 어드레스 정보를 수신하여, 결함 셀의 발생여부를 나타내는 리던던시 신호를 출력한다. 리던던시 워드라인 신호를 출력하는 단계는 상기 결함 셀이 속한 리페어 워드라인의 어드레스와 상기 결함 셀을 대체하는 스페어 셀이 속한 스페어 워드라인의 어드레스를 나타내는 리던던시 워드라인 신호를 출력한다. 워드라인 인에이블 신호를 출력하는 단계는 상기 리던던시 신호 및 상기 리던던시 워드라인 신호를 디코딩하여, 상기 결함 셀이 속하지 않은 노멀 워드라인들을 선택적으로 인에이블 시키는 워드라인 인에이블 신호를 출력한다. 노멀 워드라인들을 인에이블 시키는 단계는 상기 노멀 워드라인 인에이블 신호에 응답하여 상기 리페어 워드라인을 인에이블 시키지 않고, 상기 노멀 워드라인들을 인에이블 시킨다. 본 발명에 따른 반도체 메모리 장치 및 멀티 로우 어드레스 테스트 방법은 멀티 로우 어드레스 테스트 시간을 감소시킬 수 있는 장점이 있다.

Description

멀티 로우 어드레스 테스트 시간을 감소시킬 수 있는 반도체 메모리 장치 및 멀티 로우 어드레스 테스트 방법.{Semiconductor Memory Device and Multi row address test method which reduces Multi row address test time.}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 일반적인 반도체 메모리 장치를 나타내는 도면이다.
도 2는 도 1의 리던던시 신호 및 노멀 워드라인 인에이블 신호의 타이밍도이다.
도 3은 본 발명에 따른 멀티 로우 어드레스 테스트 시간을 감소시킬 수 있는 반도체 메모리 장치의 블록도이다.
본 발명은 반도체 메모리 장치에 관한 것으로서, 특히 멀티 로우 어드레스 테스트 시간을 감소시킬 수 있는 반도체 메모리 장치 및 멀티 로우 어드레스 테스트 방법에 관한 것이다.
최근 반도체 메모리 장치의 대용량화가 급속도로 진행되고 있다. 반도체 메모리 장치의 저장용량이 증가할수록, 반도체 메모리 장치를 테스트하기 위한 테스트 시간도 같이 증가한다. 테스트 시간은 반도체 메모리 장치의 생산성에 관계되므로, 테스트 시간을 줄이려는 노력이 계속되고 있다.
반도체 메모리 장치에 대한 테스트 시간 중에서 가장 많은 비율을 차지하는 시간은 메모리 셀의 결함 여부를 테스트하는 시간이다.
메모리 셀의 결함 테스트 시간을 줄이기 위하여 멀티 로우 어드레스 테스트 방법이 일반적으로 이용된다. 멀티 로우 어드레스 테스트 방법은 복수개의 워드라인들을 동시에 인에이블하여 메모리 셀의 결함 여부를 테스트하는 방법이다. 멀티 로우 어드레스 테스트 방법을 이용하는 경우, 워드라인들을 하나씩 인에이블하면서 테스트를 수행하는 경우보다 결함 테스트 시간이 단축된다.
한편, 메모리 셀의 수율을 높이기 위하여, 일반적인 반도체 메모리 장치의 메모리 셀에 결함이 발생한 경우에 상기 결함 셀을 메모리 장치 내에 별도로 구비되는 스페어 셀로 대체하는 방법이 일반적으로 이용된다.
도 1은 일반적인 반도체 메모리 장치를 나타내는 도면이다.
도 1을 참조하면, 일반적인 반도체 메모리 장치(100)는 복수개의 노멀 메모리 셀들(NMC1 ~ NMCn) 및 노멀 메모리 셀들(NMC1 ~ NMCn) 중에서 발생된 결함 셀을 대체하는 복수개의 스페어 셀들(SMC1 ~ SMCn)을 각각 포함하는 복수개의 메모리 셀 블록들(NC1 ~ NCn)을 구비한다.
또한, 일반적인 반도체 메모리 장치(100)는 복수개의 퓨즈박스들(FB1~FBn), OR 게이트(115) 및 워드라인 드라이버(NWE1~NWEn)를 구비한다. 퓨즈박스들(FB1~FBn)은 복수개의 퓨즈들을 구비하는데, 메모리 셀 블록(NC1 ~ NCn)에서 결함 셀이 발생한 경우에 결함 셀에 대응되는 퓨즈들을 절단한다. 퓨즈박스들(FB1~FBn)은 결함 셀의 발생여부를 나타내는 퓨즈박스 리던던시 신호들(FBRS1~FBRSn)을 출력한다. NOR 게이트(115)는 퓨즈박스 리던던시 신호들(FBRS1~FBRSn)에 응답하여, 프리차지 신호(PREB)를 출력한다.
워드라인 드라이버들(NWE1 ~ NWEn)은 각각 프리차지신호(PREB)에 응답하여 대응되는 메모리 셀 블록(NC1 ~ NCn)의 워드라인들을 인에이블시킨다.
도 2는 도 1의 리던던시 신호 및 프리차지 신호의 타이밍도이다.
도 1 및 도 2를 참조하여 일반적인 반도체 메모리 장치(100)에서 멀티 로우 어드레스 테스트 과정을 설명하면 다음과 같다.
우선 일반적인 반도체 메모리 장치(100)에 결함이 발생하지 않은 경우(T1 구간)를 살펴보면, 퓨즈박스들(FB1~FBn)은 모두 논리 로우의 퓨즈박스 리던던시 신호들(FBRS1~FBRSn)을 출력한다. NOR 게이트(115)는 논리 로우의 퓨즈박스 리던던시 신호들(FBRS1~FBRSn)을 NOR 연산하여, 논리 하이의 프리차지 신호(PREB)를 출력한다. 워드라인 드라이버들(NWE1 ~ NWEn)은 논리 하이의 프리차지 신호(PREB)에 응답하여 각각의 대응되는 워드라인들을 인에이블 시킨다.
다음으로, 첫 번째 퓨즈박스(FB1)에 대응되는 메모리 셀에 결함이 발생한 경우(T2 구간)를 살펴보면, 첫 번째 퓨즈박스(FB1)는 논리 하이의 퓨즈박스 리던던시 신호(FBRS1)를 출력한다. 그리고 다른 퓨즈박스들(FB2~FBn)은 각각 논리 로우의 퓨 즈박스 리던던시 신호들(FBRS2~FBRSn)을 출력한다. NOR 게이트(115)는 퓨즈박스 리던던시 신호들(FBRS1~FBRSn)을 NOR 연산하여 논리 로우의 프리차지 신호(PREB)를 출력한다. 노멀 워드라인 드라이버들(NWE1 ~ NWEn)은 논리 로우의 프리차지 신호(PREB)에 응답하여 모든 워드라인들을 디스에이블시킨다.
그런데, 결함 셀이 스페어 셀로 대체된 경우 멀티 로우 어드레스 테스트를 수행하는 과정에서, 상기 결함 셀이 속한 리페어 워드라인은 인에이블되지 않아야 한다. 그리고, 상기 리페어 워드라인을 제외한 노멀 워드라인들만 선택적으로 인에이블되어야 한다.
그러나, 앞서 설명된대로 일반적인 반도체 메모리 장치(100)에서는 특정 워드라인을 선택적으로 인에이블 시키거나 디스에이블 시킬 수 없다. 그러므로, 결함이 발생한 메모리 셀이 있는 경우 멀티 로우 어드레스 테스트가 수행되기 어려운 문제가 있다.
본 발명이 이루고자하는 기술적 과제는 결함 셀이 발생한 경우에도, 멀티 로우 어드레스 테스트에서 결함 셀의 워드라인을 제외한 노멀 워드라인들을 선택적으로 인에이블시킴으로써, 멀티 로우 어드레스 테스트 시간을 감소시킬 수 있는 반도체 메모리 장치를 제공하는 데 있다.
본 발명이 이루고자하는 다른 기술적 과제는 결함 셀이 발생한 경우에도, 멀티 로우 어드레스 테스트에서 결함 셀의 워드라인을 제외한 노멀 워드라인들을 선택적으로 인에이블시킴으로써, 멀티 로우 어드레스 테스트 시간을 감소시킬 수 있 는 멀티 로우 어드레스 테스트 방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 멀티 로우 어드레스 테스트 방법은 리던던시 신호를 출력하는 단계, 리던던시 워드라인 신호를 출력하는 단계, 워드라인 인에이블 신호를 출력하는 단계 및 노멀 워드라인들을 인에이블 시키는 단계를 포함한다.
리던던시 신호를 출력하는 단계는 상기 테스트를 위한 메모리 셀들의 어드레스 정보를 수신하여, 결함 셀의 발생여부를 나타내는 리던던시 신호를 출력한다.
리던던시 워드라인 신호를 출력하는 단계는 상기 결함 셀이 속한 리페어 워드라인의 어드레스와 상기 결함 셀을 대체하는 스페어 셀이 속한 스페어 워드라인의 어드레스를 나타내는 리던던시 워드라인 신호를 출력한다.
워드라인 인에이블 신호를 출력하는 단계는 상기 리던던시 신호 및 상기 리던던시 워드라인 신호를 디코딩하여, 상기 결함 셀이 속하지 않은 노멀 워드라인들을 선택적으로 인에이블 시키는 워드라인 인에이블 신호를 출력한다.
노멀 워드라인들을 인에이블 시키는 단계는 상기 노멀 워드라인 인에이블 신호에 응답하여 상기 리페어 워드라인을 인에이블 시키지 않고, 상기 노멀 워드라인들을 인에이블 시킨다.
상기 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 반도체 메모리 장치는 복수개의 메모리 셀 블록들, 리던던시 신호 발생부, 리던던시 신호 디코더부,워드라인 드라이버들을 구비한다.
복수개의 메모리 셀 블록들은 복수개의 노멀 메모리 셀들 및 상기 노멀 메모리 셀들 중에서 발생된 결함 셀을 대체하는 복수개의 스페어 셀들을 각각 포함한다.
리던던시 신호 발생부는 복수개의 워드라인들을 인에이블 시키면서 복수개의 워드라인들에 속하는 메모리 셀들을 동시에 테스트하는 멀티 로우 어드레스 테스트를 하는 경우에, 상기 메모리 셀 블록들에서의 결함 셀의 발생여부를 나타내는 리던던시 신호 및 상기 결함 셀이 속한 리페어 워드라인의 어드레스와 상기 결함 셀을 대체하는 스페어 셀이 속한 스페어 워드라인의 어드레스를 나타내는 리던던시 워드라인 신호를 출력한다.
리던던시 신호 디코더부는 상기 리던던시 신호 및 상기 리던던시 워드라인 신호를 디코딩하여, 상기 결함 셀이 속하지 않은 노멀 워드라인들을 선택적으로 인에이블 시키는 워드라인 인에이블 신호를 출력한다.
워드라인 드라이버들은 상기 노멀 워드라인 인에이블 신호에 응답하여 상기 리페어 워드라인을 인에이블시키지 않고, 상기 노멀 워드라인들을 선택적으로 인에이블 시킨다.
바람직하기로는, 리던던시 신호 발생부는 상기 결함 셀의 어드레스 정보에 따라 선택적으로 절단되는 복수개의 퓨즈들을 각각 포함하는 복수개의 퓨즈박스들을 구비하고, 상기 퓨즈박스들은 상기 절단된 퓨즈들의 위치 정보에 응답하여 상기 리던던시 워드라인 신호를 각각 출력한다.
바람직하기로는, 상기 퓨즈박스들은 상기 노멀 메모리 셀 블록에서의 결함 셀의 발생여부를 나타내는 퓨즈박스 리던던시 신호들을 각각 출력하고, 상기 리던던시 신호 발생부는 상기 퓨즈박스 리던던시 신호들에 응답하여 상기 리던던시 신호를 출력한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 3은 본 발명에 따른 멀티 로우 어드레스 테스트 시간을 감소시킬 수 있는 반도체 메모리 장치의 블록도이다.
도 3을 참조하면, 본 발명에 따른 반도체 메모리 장치(300)는 복수개의 메모리 셀 블록들(NC1~NCn), 리던던시 신호 발생부(310), 리던던시 신호 디코더부(320), 워드라인 드라이버들(NWE1~NWEn)을 구비한다.
복수개의 메모리 셀 블록들은 복수개의 노멀 메모리 셀들(NMC1~NMCn) 및 노멀 메모리 셀들(NMC1~NMCn) 중에서 발생된 결함 셀을 대체하는 복수개의 스페어 셀들(SMC1~SMCn)을 각각 포함한다.
복수개의 메모리 셀 블록들(NC1~NCn)은 각각 복수개의 노멀 메모리 셀들(NMC1~NMCn) 및 노멀 메모리 셀들(NMC1~NMCn) 중에서 발생된 결함 셀을 대체하는 복수개의 스페어 셀들(SMC1~SMCn)을 포함한다.
리던던시 신호 발생부(310)는 복수개의 퓨즈박스들(FB1~FBn) 및 NOR 연산수단(315)을 구비한다. 퓨즈박스들(FB1~FBn)은 상기 결함 셀의 어드레스 정보에 따라 선택적으로 절단되는 복수개의 퓨즈들을 각각 포함한다. 퓨즈박스들(FB1~FBn)은 상기 절단된 퓨즈들의 위치 정보에 응답하여 결함 셀이 속한 리페어 워드라인(RWL)의 어드레스와 상기 결함 셀을 대체하는 스페어 셀이 속한 스페어 워드라인(SWL)의 어드레스를 나타내는 리던던시 워드라인 신호(RW1~RWn)를 출력하고, 메모리 셀 블록들(NC1~NCn)에서의 결함 셀의 발생여부를 나타내는 퓨즈박스 리던던시 신호들(FBRS1~FBRSn)을 각각 출력한다.
NOR 연산수단(315)은 퓨즈박스 리던던시 신호들(FBRS1~FBRSn)을 NOR 연산하여 메모리 셀 블록들(NC1~NCn)에서의 결함 셀의 발생여부를 나타내는 리던던시 신호(RS)를 출력한다.
리던던시 신호 디코더부(320)는 메모리 셀 블록들(NC1~NCn)에 각각 대응되는 디코더들(321~32n)을 각각 구비한다. 디코더들(321~32n)은 리던던시 신호(RS) 및 리던던시 워드라인 신호(RW1~RWn)를 디코딩하여, 노멀 워드라인들(NWL1~NWLn)을 선택적으로 인에이블시키는 워드라인 인에이블 신호(NWENA1~NWENAn)를 출력한다.
워드라인 드라이버들(NWE1~NWEn)은 워드라인 인에이블 신호(NWENA1~NWENAn)에 응답하여 리페어 워드라인(RWL)을 인에이블시키지 않고, 노멀 워드라인들(NWL1~NWLn)을 선택적으로 인에이블시킨다. 또한, 스페어 워드라인(SWL)이 속한 워드라인 드라이버(NWEn)는 스페어 워드라인(SWL)을 인에이블시킨다.
이하에서 도 3을 참조하여 본 발명에 따른 반도체 메모리 장치(300)에서 멀 티 로우 어드레스 테스트 과정이 설명된다.
우선 리던던시 신호발생부(310)의 첫 번째 퓨즈박스(FB1)에 대응되는 메모리 셀에 결함이 발생한 경우를 살펴보면, 첫 번째 퓨즈박스(FB1)는 상기 결함 셀의 어드레스 정보에 따라 대응되는 퓨즈를 절단한다.
첫 번째 퓨즈박스(FB1)는 논리 하이의 퓨즈박스 리던던시 신호(FBRS1)를 출력한다. 그리고 리던던시 신호발생부(310)의 다른 퓨즈박스들(FB2~FBn)은 각각 논리 로우의 퓨즈박스 리던던시 신호들(FBRS2~FBRSn)을 출력한다. 여기에서 논리 하이의 퓨즈박스 리던던시 신호(FBRS1)는 퓨즈박스(FB1)에 대응되는 메모리 셀 블록(NC1)에 결함 셀이 있다는 것을 의미한다. 또한, 논리 로우의 퓨즈박스 리던던시 신호들(FBRS2~FBRSn)은 퓨즈박스들(FB2~FBn)에 대응되는 메모리 셀 블록들(NC2~NCn)에 결함 셀이 없다는 것을 의미한다.
퓨즈박스들(FB1~FBn)은 상기 절단된 퓨즈들의 위치 정보에 응답하여 결함 셀이 속한 리페어 워드라인(RWL)의 어드레스와 상기 결함 셀을 대체하는 스페어 셀이 속한 스페어 워드라인(SWL)의 어드레스를 나타내는 리던던시 워드라인 신호(RW1~RWn)를 출력한다.
NOR 게이트(315)는 논리 하이의 퓨즈박스 리던던시 신호(FBRS1)와 논리 로우의 퓨즈박스 리던던시 신호들(FBRS2~FBRSn)을 NOR 연산하여 논리 로우의 리던던시 신호(RS)를 출력한다. 여기에서 논리 로우의 리던던시 신호(RS)는 반도체 메모리 장치(300)의 전체 메모리 셀 블록들(NC1~NCn)에 적어도 하나 이상의 결함 셀이 있다는 것을 의미한다.
리던던시 신호 디코더부(320)의 디코더들(321~32n)은 멀티 워드라인 테스트 모드에서 활성화되는 멀티 워드라인 테스트 인에이블 신호(MWLEN)에 의해 동작한다. 디코더들(321~32n)은 리던던시 신호(RS) 및 리던던시 워드라인 신호(RW1~RWn)를 디코딩하여, 노멀 워드라인들(NWL1~NWLn)을 선택적으로 인에이블시키는 워드라인 인에이블 신호(NWENA1~NWENAn)를 출력한다.
워드라인 드라이버들(NWE1 ~ NWEn)은 워드라인 인에이블 신호(NWENA1~NWENAn)에 응답하여 리페어 워드라인(RWL)을 인에이블시키지 않고, 노멀 워드라인들(NWL1~NWLn)을 선택적으로 인에이블시킨다. 또한, 스페어 워드라인(SWL)이 속한 워드라인 드라이버(NWEn)는 스페어 워드라인(SWL)을 인에이블시킨다.
다음으로, 본 발명의 반도체 메모리 장치(300)에 결함이 발생하지 않은 경우를 살펴보면, 퓨즈박스들(FB1~FBn)은 모두 논리 로우의 퓨즈박스 리던던시 신호들(FBRS1~FBRSn)을 출력한다.
NOR 게이트(315)는 논리 로우의 퓨즈박스 리던던시 신호들(FBRS1~FBRSn)을 NOR 연산하여 논리 하이의 리던던시 신호(RS)를 출력한다. 여기에서 논리 하이의 리던던시 신호(RS)는 반도체 메모리 장치(300)의 전체 메모리 셀 블록들(NC1~NCn)에 결함 셀이 없다는 것을 의미한다.
리던던시 신호 디코더부(320)의 디코더들(321~32n)은 리페어 워드라인의 어드레스 신호(RW1~RWn)의 상태에 관계없이 논리 하이의 리던던시 신호(RS)에 응답하여, 모든 노멀 워드라인들을 인에이블시키는 노멀 워드라인 인에이블 신호(NWENA1~NWENAn)를 출력한다.
워드라인 드라이버들(NWE1~NWEn)은 워드라인 인에이블 신호(NWENA1~NWENAn)에 응답하여 모든 노멀 워드라인들을 인에이블시킨다.
본 발명에 따른 멀티 로우 어드레스 테스트 방법은 리던던시 신호를 출력하는 단계, 리던던시 워드라인 신호를 출력하는 단계, 워드라인 인에이블 신호를 출력하는 단계 및 노멀 워드라인들을 인에이블 시키는 단계를 포함한다.
리던던시 신호를 출력하는 단계는 상기 테스트를 위한 메모리 셀들의 어드레스 정보를 수신하여, 결함 셀의 발생여부를 나타내는 리던던시 신호를 출력한다. 리던던시 워드라인 신호를 출력하는 단계는 상기 결함 셀이 속한 리페어 워드라인의 어드레스와 상기 결함 셀을 대체하는 스페어 셀이 속한 스페어 워드라인의 어드레스를 나타내는 리던던시 워드라인 신호를 출력한다. 워드라인 인에이블 신호를 출력하는 단계는 상기 리던던시 신호 및 상기 리던던시 워드라인 신호를 디코딩하여, 상기 결함 셀이 속하지 않은 노멀 워드라인들을 선택적으로 인에이블 시키는 워드라인 인에이블 신호를 출력한다. 노멀 워드라인들을 인에이블 시키는 단계는 상기 노멀 워드라인 인에이블 신호에 응답하여 상기 리페어 워드라인을 인에이블 시키지 않고, 상기 노멀 워드라인들을 인에이블 시킨다.
본 발명에 따른 멀티 로우 어드레스 테스트 방법은 앞서 설명된 반도체 메모리 장치(300)와 기술적 사상이 동일하다. 그러므로 당업자라면 앞서의 설명으로부터 본 발명에 따른 멀티 로우 어드레스 테스트 방법에 대해서 이해할 수 있을 것이므로 본 발명에 따른 멀티 로우 어드레스 테스트 방법에 대한 설명은 생략된다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정 한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 반도체 메모리 장치 및 멀티 로우 어드레스 테스트 방법은 멀티 로우 어드레스 테스트 시간을 감소시킬 수 있는 장점이 있다.

Claims (4)

  1. 복수개의 워드라인들을 인에이블 시키면서 상기 복수개의 워드라인들에 속하는 메모리 셀들을 동시에 테스트하는 멀티 로우 어드레스 테스트 방법에 있어서,
    상기 테스트를 위한 메모리 셀들의 어드레스 정보를 수신하여, 결함 셀의 발생여부를 나타내는 리던던시 신호를 출력하는 단계;
    상기 결함 셀이 속한 리페어 워드라인의 어드레스와 상기 결함 셀을 대체하는 스페어 셀이 속한 스페어 워드라인의 어드레스를 나타내는 리던던시 워드라인 신호를 출력하는 단계;
    상기 리던던시 신호 및 상기 리던던시 워드라인 신호를 디코딩하여,
    상기 결함 셀이 속하지 않은 노멀 워드라인들을 선택적으로 인에이블 시키는 워드라인 인에이블 신호를 출력하는 단계; 및
    상기 워드라인 인에이블 신호에 응답하여, 상기 리페어 워드라인을 인에이블 시키지 않고 상기 노멀 워드라인들을 동시에 인에이블 시키는 단계를 포함하고,
    상기 리던던시 신호를 출력하는 단계는,
    상기 결함 셀의 어드레스 정보에 따라 선택적으로 절단되는 복수개의 퓨즈들을 각각 포함하는 복수개의 퓨즈박스들로부터, 상기 퓨즈들의 절단 여부를 나타내는 퓨즈박스 리던던시 신호들을 수신하고, 상기 퓨즈박스 리던던시 신호들에 응답하여 상기 리던던시 신호를 생성하고,
    상기 리던던시 워드라인 신호를 출력하는 단계는,
    상기 복수개의 퓨즈박스들로부터 수신된 상기 절단된 퓨즈들의 위치 정보에 응답하여, 상기 리던던시 워드라인 신호를 생성하는 것을 특징으로 하는 멀티 로우 어드레스 테스트 방법.
  2. 복수개의 노멀 메모리 셀들 및 상기 노멀 메모리 셀들 중에서 발생된 결함 셀을 대체하는 복수개의 스페어 셀들을 각각 포함하는 복수개의 메모리 셀 블록들을 구비하는 반도체 메모리 장치에 있어서,
    복수개의 워드라인들을 인에이블 시키면서 복수개의 워드라인들에 속하는 메모리 셀들을 동시에 테스트하는 멀티 로우 어드레스 테스트를 하는 경우에, 상기 메모리 셀 블록들에서의 결함 셀의 발생여부를 나타내는 리던던시 신호 및 상기 결함 셀이 속한 리페어 워드라인의 어드레스와 상기 결함 셀을 대체하는 스페어 셀이 속한 스페어 워드라인의 어드레스를 나타내는 리던던시 워드라인 신호를 출력하는 리던던시 신호 발생부;
    상기 리던던시 신호 및 상기 리던던시 워드라인 신호를 디코딩하여, 상기 결함 셀이 속하지 않은 노멀 워드라인들을 선택적으로 인에이블 시키는 워드라인 인에이블 신호를 출력하는 리던던시 신호 디코더부; 및
    상기 노멀 워드라인 인에이블 신호에 응답하여, 상기 리페어 워드라인을 인에이블시키지 않고 상기 노멀 워드라인들을 동시에 인에이블 시키는 워드라인 드라이버들을 구비하고,
    상기 리던던시 신호 발생부는,
    상기 결함 셀의 어드레스 정보에 따라 선택적으로 절단되는 복수개의 퓨즈들을 각각 포함하며, 상기 절단된 퓨즈들의 위치 정보에 응답하는 상기 리던던시 워드라인 신호; 및 상기 노멀 메모리 셀 블록에서의 결함 셀의 발생여부를 나타내는 퓨즈박스 리던던시 신호들을 각각 출력하는 복수개의 퓨즈박스들을 구비하고,
    상기 리던던시 신호 발생부는, 상기 퓨즈박스 리던던시 신호들에 응답하여 상기 리던던시 신호를 출력하는 것을 특징으로 하는 반도체 메모리 장치.
  3. 삭제
  4. 삭제
KR1020050063758A 2005-07-14 2005-07-14 멀티 로우 어드레스 테스트 시간을 감소시킬 수 있는반도체 메모리 장치 및 멀티 로우 어드레스 테스트 방법. KR100809683B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050063758A KR100809683B1 (ko) 2005-07-14 2005-07-14 멀티 로우 어드레스 테스트 시간을 감소시킬 수 있는반도체 메모리 장치 및 멀티 로우 어드레스 테스트 방법.
US11/486,184 US7336550B2 (en) 2005-07-14 2006-07-13 Semiconductor memory device with reduced multi-row address testing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050063758A KR100809683B1 (ko) 2005-07-14 2005-07-14 멀티 로우 어드레스 테스트 시간을 감소시킬 수 있는반도체 메모리 장치 및 멀티 로우 어드레스 테스트 방법.

Publications (2)

Publication Number Publication Date
KR20070009843A KR20070009843A (ko) 2007-01-19
KR100809683B1 true KR100809683B1 (ko) 2008-03-07

Family

ID=37661510

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050063758A KR100809683B1 (ko) 2005-07-14 2005-07-14 멀티 로우 어드레스 테스트 시간을 감소시킬 수 있는반도체 메모리 장치 및 멀티 로우 어드레스 테스트 방법.

Country Status (2)

Country Link
US (1) US7336550B2 (ko)
KR (1) KR100809683B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9030897B2 (en) * 2012-08-31 2015-05-12 SK Hynix Inc. Memory and memory system for preventing degradation of data
KR20140063240A (ko) 2012-11-16 2014-05-27 삼성전자주식회사 반도체 메모리 장치 및 그것의 리프레쉬 레버리징 구동방법
KR20160022097A (ko) 2014-08-19 2016-02-29 삼성전자주식회사 재구성 차단 기능을 가지는 반도체 메모리 장치 및 메모리 모듈
US9748003B2 (en) 2014-09-12 2017-08-29 Qualcomm Incorporated Efficient coding for memory redundancy
KR102227124B1 (ko) * 2014-12-26 2021-03-12 삼성전자주식회사 반도체 장치
US10102921B1 (en) * 2017-08-17 2018-10-16 Nanya Technology Corporation Fuse blowing method and fuse blowing system

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR850002942A (ko) * 1983-10-08 1985-05-28 마틴 제이. 슬라빈 차동 청진기
KR20000039560A (ko) * 1998-12-14 2000-07-05 차동천 제관 공장폐수의 고도정화 처리방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2590897B2 (ja) * 1987-07-20 1997-03-12 日本電気株式会社 半導体メモリ
KR940007241B1 (ko) * 1992-03-09 1994-08-10 삼성전자 주식회사 반도체 메모리 장치의 로우 리던던시장치
KR960002777B1 (ko) * 1992-07-13 1996-02-26 삼성전자주식회사 반도체 메모리 장치의 로우 리던던시 장치
KR950001837B1 (ko) * 1992-07-13 1995-03-03 삼성전자주식회사 퓨우즈 박스를 공유하는 로우 리던던시 회로
KR950015041B1 (ko) * 1992-11-23 1995-12-21 삼성전자주식회사 로우리던던시회로를 가지는 고집적 반도체 메모리 장치
KR950004623B1 (ko) * 1992-12-07 1995-05-03 삼성전자주식회사 리던던시 효율이 향상되는 반도체 메모리 장치
US5970002A (en) * 1996-04-24 1999-10-19 Samsung Electronics Co., Ltd. Semiconductor memory device having redundancy function
KR100278723B1 (ko) * 1997-11-27 2001-01-15 윤종용 개선된레이아웃을가지는반도체메모리장치
KR100268433B1 (ko) * 1997-12-29 2000-10-16 윤종용 열 리던던시 구조를 가지는 반도체 메모리 장치
JP2001101892A (ja) * 1999-09-30 2001-04-13 Mitsubishi Electric Corp 半導体記憶装置
KR100363085B1 (ko) * 1999-11-05 2002-12-05 삼성전자 주식회사 리던던시 효율을 향상시키는 로우 리던던시 스킴을 갖는반도체장치
KR100345679B1 (ko) * 1999-12-24 2002-07-27 주식회사 하이닉스반도체 메인 워드라인 대치방식의 로우 리페어를 갖는 반도체메모리 장치
KR100338776B1 (ko) 2000-07-11 2002-05-31 윤종용 멀티 로우 어드레스 테스트 가능한 반도체 메모리 장치 및그 테스트 방법
KR100378188B1 (ko) * 2000-12-06 2003-03-29 삼성전자주식회사 멀티 로우 어드레스 디스터브 테스트시 모든 워드라인들에동일한 스트레스를 인가하는 워드라인 드라이버 및 그구동방법
US6552939B1 (en) * 2001-10-15 2003-04-22 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device having disturb test circuit
KR100450114B1 (ko) 2001-12-29 2004-09-30 주식회사 하이닉스반도체 반도체 메모리장치의 결함구제방법 및 반도체 메모리장치
US7111193B1 (en) * 2002-07-30 2006-09-19 Taiwan Semiconductor Manufacturing Co. Ltd. Semiconductor memory having re-configurable fuse set for redundancy repair
KR100499639B1 (ko) * 2003-04-21 2005-07-05 주식회사 하이닉스반도체 로오 리던던시 회로
JP2004342220A (ja) 2003-05-15 2004-12-02 Toshiba Microelectronics Corp 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR850002942A (ko) * 1983-10-08 1985-05-28 마틴 제이. 슬라빈 차동 청진기
KR20000039560A (ko) * 1998-12-14 2000-07-05 차동천 제관 공장폐수의 고도정화 처리방법

Also Published As

Publication number Publication date
US7336550B2 (en) 2008-02-26
US20070014167A1 (en) 2007-01-18
KR20070009843A (ko) 2007-01-19

Similar Documents

Publication Publication Date Title
US6940765B2 (en) Repair apparatus and method for semiconductor memory device to be selectively programmed for wafer-level test or post package test
KR100464745B1 (ko) 테스트 기술 및 리던던시 기술을 최적화하도록 형성된반도체 기억 장치
KR940007241B1 (ko) 반도체 메모리 장치의 로우 리던던시장치
US6813199B2 (en) Semiconductor memory device with improved saving rate for defective chips
KR100809683B1 (ko) 멀티 로우 어드레스 테스트 시간을 감소시킬 수 있는반도체 메모리 장치 및 멀티 로우 어드레스 테스트 방법.
US8730743B2 (en) Repair method and integrated circuit using the same
US7826286B2 (en) Semiconductor memory device with redundancy circuit
US6388925B1 (en) Row redundancy scheme capable of replacing defective wordlines in one block with redundant wordlines in another block
US8634262B2 (en) Word line driving signal control circuit, semiconductor memory apparatus having the same, and word line driving method
US6122206A (en) Semiconductor memory device having means for outputting redundancy replacement selection signal for each bank
US9748003B2 (en) Efficient coding for memory redundancy
KR100410984B1 (ko) 반도체 메모리 장치 및 이 장치의 불량 구제 방법
US6956778B2 (en) Semiconductor device having a redundant memory cell and method for recovering the same
KR20190062913A (ko) 반도체 메모리 장치
JP3886679B2 (ja) 半導体記憶装置およびその制御方法
US7239563B2 (en) Semiconductor device for outputting data read from a read only storage device
KR100532453B1 (ko) 로우 리던던시 효율을 향상시킬 수 있는 로우 리페어 방법및 이를 이용하는 반도체 메모리장치
KR20080101149A (ko) 반도체 메모리 소자
KR20070034652A (ko) 반도체 메모리 장치의 컬럼 리던던시 회로 및 그에 의한컬럼 리페어 방법
KR20030058256A (ko) 플래시 메모리 소자 및 그의 리페어 방법
JP2006073111A (ja) 冗長メモリセルがテスト可能な半導体メモリ
KR100855961B1 (ko) 데이터 리던던시 메모리 셀 어레이와 로컬 리던던시 메모리셀 어레이를 모두 구비하는 반도체 메모리 장치 및 상기반도체 메모리 장치의 리던던시 방법.
KR100572758B1 (ko) 로우 리던던시 리페어 효율을 증가시키는 반도체 메모리장치
KR102071277B1 (ko) 반도체 기억 소자 및 그 테스트 방법
KR20080088168A (ko) 반도체 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130131

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 8