KR940006074Y1 - 데이타 버스억제를 이용한 여분의 컬럼 선택회로 - Google Patents

데이타 버스억제를 이용한 여분의 컬럼 선택회로 Download PDF

Info

Publication number
KR940006074Y1
KR940006074Y1 KR2019910022442U KR910022442U KR940006074Y1 KR 940006074 Y1 KR940006074 Y1 KR 940006074Y1 KR 2019910022442 U KR2019910022442 U KR 2019910022442U KR 910022442 U KR910022442 U KR 910022442U KR 940006074 Y1 KR940006074 Y1 KR 940006074Y1
Authority
KR
South Korea
Prior art keywords
data bus
column
extra
signal
address
Prior art date
Application number
KR2019910022442U
Other languages
English (en)
Other versions
KR930015979U (ko
Inventor
정진용
박종훈
Original Assignee
금성일렉트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론 주식회사, 문정환 filed Critical 금성일렉트론 주식회사
Priority to KR2019910022442U priority Critical patent/KR940006074Y1/ko
Priority to DE4232818A priority patent/DE4232818A1/de
Priority to JP4274213A priority patent/JPH05250895A/ja
Publication of KR930015979U publication Critical patent/KR930015979U/ko
Application granted granted Critical
Publication of KR940006074Y1 publication Critical patent/KR940006074Y1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
    • G11C29/846—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by choosing redundant lines at an output stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

내용 없음.

Description

데이타 버스억제를 이용한 여분의 컬럼 선택회로
제1도는 종래의 여분의 컬럼선택회로.
제2도는 본 고안의 여분의 컬럼선택회로.
제3도는 본 고안의 다른 실시례.
본 고안은 메모리 회로에서 여분의 컬럼을 선택하는 회로에 관한 것으로서, 특히 여분의 컬럼 선택시 시간지연을 감소시키기 위하여 정상컬럼 선택을 정상적으로 동작시키지만 그 데이타 버스는 데이타 출력측과 분리시키고 여분의 컬럼에서 나오는 데이타를 출력시켜서 메모리 엑세스 시간을 빠르게 한 것이다.
일반적으로, 디램 엑세스회로는 로우어드레스 스트로브신호(RAS)와 어드레스에 의해 비트선이 선택되는데, 비트선은 프리챠지 상태에 있게된다. 이 후 어드레스(X-Address)에 의해 디코딩된 신호 즉, 워드라인은 메모리 셀을 선택한다.
선택된 워드라인에 의해 메모리 셀이 선택되면 셀 데이타가 비트라인에 전달되어 전하고유(Charge Sharing)하게 되면 비트선(Bit)(BliB)간의 전압차가 발생되며, 그 전압차를 비트라인 감지증폭기에서 감지하여 증폭하므로 비트선간의 전압차를 크게 해주고, 메모리셀에 재 저장된다.
비트라인 감지증폭기가 동작하여 비트선정보를 증폭후, 어드레스(Y-Address)에 의해 디코딩된 컬럼선택신호는 컬럼선택기(혹은 컬럼 감지증폭기)를 선택하여 동작시킨다. 따라서 데이타버스의 전압차가 발생하게 되어 데이타 버스 감지증폭기의 입력에 전달된다.
이 때 어드레스(Y-Address)에 의해 선택된 컬럼선택신호의 메모리 셀이 동작하지 않을 경우 그 컬럼선택신호는 선택되지 않고 여분 컬럼선택신호를 동작시킨다.
즉, 제1도에서와 같이 프리디코더 출력신호가 컬럼퓨즈 및 여분컬럼 선택회로에 입력되어 여분컬럼선택 검출신호(RCYD)를 발생시켜 주 디코더에 입력되면 컬럼선택신호(YSELi~YSELn)은 동작시키지 않는다.
그리고 새로운 여분의 컬럼선택신호(RDRYSEL 혹은 WTRYSEL)를 만들어 여분의 메모리 셀 비트라인쌍을 선택한다.
이 여분의 컬럼 선택신호 발생시 여분 컬럼 선택 검출신호에 의해 주디코더를 동작시키지 않고 여분의 컬럼 선택 신호를 발생시키므로 동작시간이 늦어지게 되고 따라서 디렘 억세스의 시간은 늦어지는 단점이 있었다.
본 고안은 종래회로의 이러한 단점을 해결하기 위한 것으로 제2도에 도시한 바와같이, RCYD 신호를 생성시키지 않고 주디코더는 정상적으로 동작되도록 하고, 다만 메모리셀 어레이에서 데이타 버스 감지 증폭기로가는 출력을 차단하고 여분의 메모리 셀 어레이에서 데이타가 출력되도록 데이타버스분리호로를 설치한 것이다.
이 데이타버스 분리회로는 데이타버스를 연결하고 주고 차단하여 주도록 스위칭소자로 구성되고 그제어신호는 컬럼퓨즈 및 여분컬럼 선택회로에서 받도록 되어있다.
본 고안의 구성은, 어드레스디코더의 신호를 받는 주메모리 셀 어레이는 주 비트라인 감지증폭기 및 컬럼선택기(혹은 컬럼감지증폭기)를 거쳐 제1데이타버스 (20)에 연결되고, 여분의 메모리 셀 어레이는 여분의 비트라인 감지중폭기 및 여분 컬럼선택기 (혹은 컬럼감지증폭기)를 거쳐 제2데이타 버스(30)에 연결되고, 제2데이타버스는 데이타버스감지증폭기와 데이타쓰기 버퍼에 연결되면, 컬럼어드레스의 프리디코딩된 신호를 입력으로 받아서 결함있는 주메모리의 어드레스가 입력되면 여분의 메모리 선택신호 및 데이타버스 분리신호를 발생하는 컬럼퓨즈 및 여분컬럼선택회로가 여분의 메모리 셀 어레이에 연결되고, 제1데이타버스와 제2데이타버스 사이에 스위치 소자로 구성된 데이타버스분리회로가 설치되어, 결함있는 주메모리의 어드레스가 입력되어 여분의 메모리 셀 어레이가 선택될 때는 데이타버스분리회로가 컬럼퓨즈 및 여분컬럼선택회로의 신호를 받아 스위치 소자를 오프시켜서 제1데이타버스를 제2데이타와 분리시키고 제2데이타버스가 데이타버스감지증폭기 및 데이타쓰기버퍼와 연결되도록 한 것이다.
또, 제1 및 제2데이타 버스와 데이타버스감지증폭기와 데이타쓰기 버퍼사이에 트라이스테이트게이트로 구성되는 데이타버스 선택회로를 설치하여 제1데이타버스와 제2데이타버스를 선택할 수 있도록 그 구성을 변경하여도 된다.
이렇게 구성된 본 고안의 동작은 초기동작은 대체로 유사하다.
디램 억세스 회로는 로우 어드레스 스트로브신호(RAS)와 어드레스에 의해 비트선이 선택되고 비트선은 프리챠지 상태에 있게된다. 이후 어드레스(X-Address)에 의해 디코딩된 신호 즉, 워드라인은 메모리 셀을 선택 한다.
선택된 워드라인에 위해 메모리 셀이 선택되면 셀 데이타가 비트라인에 전달되어 전하공유(Chanrge Sharing)하게 되면 비트선간의 전압차가 발생되며 그 전압차를 비트라인 감지증폭기에서 감지하여 증폭하므로 비트선간의 전압차를 크게 해주고, 메모리 셀에 재저장된다.
비트라인 감지증폭기가 동작하여 비트선 정보를 증폭후, 어드레스(Y-Address)에 의해 디코딩된 컬럼 선택신호(YSELi~YSELn)는 컬럼 감지증폭기를 선택하여 동작시킨다. 따라서 제1데이타 버스에 전압차가 발생하게 되어 데이타버스 감지증폭기 입력에 전달된다.
여기까지의 동작은 종래의 회로와 유사하지만, 본 고안의 회로에서는, 어드레스(Y-Address)에 의해 선택된 컬럼선택신호에 메모리 셀이 동작하지 않을 경우에도 그 컬럼 선택신호(YSELi~YSELn)를 발생시켜 정상적으로 동작시킨다.
그리고, 제2도에서와 보인 바와 같이 프리디코더출력(PYi~PYn)신호가 컬럼퓨즈 및 여분컬럼선택회로에 입력되어 데이타버스분리신호(읽기동작에서는 RDRN 신호를‘하이’에서‘로우’로, 쓰기동작에서는 WTRN 신호를‘하이’에서‘로우’로 바꾼다. 정상적으로 동작할 때는 RDRN 및 WTRN 신호는 모두‘하이’상태)를 발생시켜 데이타버스 분리회로가 동작되도록하여 여분의 메모리어레이만이 제2데이타버스를 통하여 데이타버스감지증폭기와 데이타쓰기버퍼에 연결되어 있게하고, 주 메모리 어레이는 이들과 차단되게 한다.
제3도에서는 데이타버스분리회로 대신 데이타버스선택회로를 트리스테이트게이트들로서 데이타버스를 스위칭하도록 구성하여 정상적인 동작시에는 여분의 메모리셀 어레이의 데이타 출력을 하이 임피던스 상태로 하였다가 결함있는 어드레스셀이 선택되는 경우에는 여분의 메모리 셀의 데이타 출력버스를 온 시키고 주메모리쪽을 하이 임피던스 상태로 하여 제1 또는 제2데이타버스를 선택할 수 있도록 한 것이다.
이러한 본 고안의 여분 컬럼선택신호 발생시 주 디코더의 동작을 정상적으로 시키고 대신 데이타버스만을 억제시켜 분리시키므로써 정상컬럼선택신호를 동작시키고 비동작시키는데 소요되는 시간지연을 줄일 수 있고, 여분의 컬럼 선택신호를 빨리 동작시켜 디램 엑세스를 빠르게 할 수 있도록 한다.

Claims (2)

  1. 반도체 메모리를 작동시키기 위하여, 어드레스디코더의 신호를 받는 주메모리 셀 어레이는 주 비트라인감지증폭기 및 컬럼선택기(컬럼 감지증폭기)를 거쳐 제1데이타버스(20)에 연결되고, 여분의 메모리 셀 어레이는 여분의 비트라인 감지증폭기 및 여분 컬럼선택기(컬럼감지 증폭기)를 거쳐 제2데이타 버스(30)에 연결되고, 제2데이타버스는 데이타버스감지증폭기와 데이타쓰기 버퍼에 연결되며, 컬럼어드레스의 프리디코딩된 신호를 입력으로 받아서 결함있는 주메모리의 어드레스가 입력되면 여분의 메모리 선택신호 및 데이타버스 분리신호를 발생하는 컬럼퓨즈 및 여분컬럼선택회로가 구성되고, 제1데이타버스와 제2데이타버스 사이에 스위치 소자로 구성된 데이타버스분리회로가 설치되어, 결함있는 주메모리의 어드레스가 입력되어 여분의 메모리 셀 어레이가 선택될 때는 상기 데이타버스분리회로가 상기 컬럼퓨즈 및 여분컬럼선택회로의 신호를 받아 상기 데이타버스분리회로의 스위치소자를 오프시켜서 제1데이타버스를 제2데이타버스와 분리시키고, 제2데이타버스가 상기데이타버스감지증폭기 및 데이타쓰기버퍼와 연결되도록 한 것이 특징인 여분의 컬럼선택회로.
  2. 반도체 메모리를 작동시키기 위하여, 어드레스 데코더의 신호를 받는 주메모리 셀 어레이는 주 비트라인감지증폭기 및 컬럼선택기(혹은 컬럼감지증폭기)를 거쳐서 제1데이타 버스(20)에 연결되고, 여분의 메모리 셀어레이는 여분의 비트라인 감지증폭기 및 여분의 선택기(혹은 감지증폭기)를 거쳐서 제2데이타 버스에 연결되고, 컬럼어드레스의 프리디코딩된 신호를 입력으로 받아서 결함있는 주메모리의 어드레스가 입력되면 여분의 메모리 선택신호 및 데이타버스 선택신호를 발생하는 컬럼퓨즈 및 여분컬럼선택회로가 구성되고 상기 제1 및 제2데이타 버스와 데이타버스감지증폭기 및 데이타쓰기 버퍼사이에 트라이스테이트게이트로 구성되는 데이타버스선택회로를 설치하여 결함있는 메모리의 어드레스가 입력되어 여분의 메모리 셀 어레이가 선택될 때는 상기 데이타버스선택회로가 상기 컬럼퓨즈 및 여분컬럼선택회로의 신호를 받아 상기 데이타버스선택회로의 스위치소자를 제어하여 제1데이타버스 또는 제2데이타버스를 선택할 수 있도록 한 여분의 컬럼 선택회로.
KR2019910022442U 1991-12-17 1991-12-17 데이타 버스억제를 이용한 여분의 컬럼 선택회로 KR940006074Y1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR2019910022442U KR940006074Y1 (ko) 1991-12-17 1991-12-17 데이타 버스억제를 이용한 여분의 컬럼 선택회로
DE4232818A DE4232818A1 (de) 1991-12-17 1992-09-30 Redundanzspeicher - zugriffschaltkreis
JP4274213A JPH05250895A (ja) 1991-12-17 1992-10-13 冗長メモリアクセス回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019910022442U KR940006074Y1 (ko) 1991-12-17 1991-12-17 데이타 버스억제를 이용한 여분의 컬럼 선택회로

Publications (2)

Publication Number Publication Date
KR930015979U KR930015979U (ko) 1993-07-28
KR940006074Y1 true KR940006074Y1 (ko) 1994-09-08

Family

ID=19324390

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019910022442U KR940006074Y1 (ko) 1991-12-17 1991-12-17 데이타 버스억제를 이용한 여분의 컬럼 선택회로

Country Status (3)

Country Link
JP (1) JPH05250895A (ko)
KR (1) KR940006074Y1 (ko)
DE (1) DE4232818A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100474553B1 (ko) * 1997-05-10 2005-06-27 주식회사 하이닉스반도체 이중데이타버스라인센스앰프를갖는반도체메모리장치
US6484271B1 (en) * 1999-09-16 2002-11-19 Koninklijke Philips Electronics N.V. Memory redundancy techniques
KR100374633B1 (ko) * 2000-08-14 2003-03-04 삼성전자주식회사 리던던시 효율을 향상시키는 칼럼 리던던시 구조를 갖는반도체 메모리 장치

Also Published As

Publication number Publication date
KR930015979U (ko) 1993-07-28
DE4232818A1 (de) 1993-06-24
JPH05250895A (ja) 1993-09-28

Similar Documents

Publication Publication Date Title
USRE37176E1 (en) Semiconductor memory
US5060230A (en) On chip semiconductor memory arbitrary pattern, parallel test apparatus and method
US4473895A (en) Semiconductor memory device
KR970017627A (ko) 멀티 뱅크 구조의 반도체 메모리 장치
US4947379A (en) High speed static random access memory circuit
US7002858B2 (en) Semiconductor memory device which selectively controls a local input/output line sense amplifier
JP2562856B2 (ja) 副入出力線を有するデータ伝送回路
JPH0785672A (ja) 半導体メモリ回路
US6343037B1 (en) Column redundancy circuit for semiconductor memory
US5986955A (en) Method and apparatus for hiding data path equilibration time
JP2845264B2 (ja) セルフカットオフ型センスアンプ回路
KR940006074Y1 (ko) 데이타 버스억제를 이용한 여분의 컬럼 선택회로
US6853595B2 (en) Semiconductor memory device
US6172921B1 (en) Column redundancy circuit for semiconductor memory
JPH05250872A (ja) ランダム・アクセス・メモリ
US5517458A (en) Roll call decoder for semiconductor memory having redundant memory cells
KR20060046850A (ko) 뱅크 선택신호 제어회로, 이를 포함하는 반도체 메모리 장치 및 뱅크 선택신호 제어방법
KR950010084A (ko) 반도체 메모리 장치
US5424987A (en) Semiconductor memory device having redundant memory cells and circuit therefor
KR100255894B1 (ko) 용장 메모리 셀 어레이 및 직렬 액세스 어드레스가 있는 반도체 장치
JP3168985B2 (ja) ロールコールテスト装置
KR100195671B1 (ko) 반도체 메모리 장치
KR0172365B1 (ko) 데이타 센싱시 센싱회로를 변환하는 반도체 메모리 장치
KR100328751B1 (ko) Ｒａｓ 액세스 시간에 응답하여 컬럼 디코더를 활성화하는반도체 기억 장치
US5359567A (en) Semiconductor memory device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20060818

Year of fee payment: 13

EXPY Expiration of term