KR0172365B1 - 데이타 센싱시 센싱회로를 변환하는 반도체 메모리 장치 - Google Patents

데이타 센싱시 센싱회로를 변환하는 반도체 메모리 장치 Download PDF

Info

Publication number
KR0172365B1
KR0172365B1 KR1019950044246A KR19950044246A KR0172365B1 KR 0172365 B1 KR0172365 B1 KR 0172365B1 KR 1019950044246 A KR1019950044246 A KR 1019950044246A KR 19950044246 A KR19950044246 A KR 19950044246A KR 0172365 B1 KR0172365 B1 KR 0172365B1
Authority
KR
South Korea
Prior art keywords
input
output line
data
sensing
signal
Prior art date
Application number
KR1019950044246A
Other languages
English (en)
Other versions
KR970029826A (ko
Inventor
정세진
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950044246A priority Critical patent/KR0172365B1/ko
Publication of KR970029826A publication Critical patent/KR970029826A/ko
Application granted granted Critical
Publication of KR0172365B1 publication Critical patent/KR0172365B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/06—Sense amplifier related aspects
    • G11C2207/063—Current sense amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 데이터 센싱을 위한 반도체 메모리 장치에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은 지연시간 tRAC조건에서는 차동증폭기를 사용한 입출력라인의 센싱방법을 사용하며, tAA조건에서는 입출력라인의 프리차아지가 필요없는 전류센스앰프를 사용한 상기 입출력라인의 증폭을 할수 있는 센싱회로를 변환하는 반도체 메모리 장치를 제공한다.
3. 발명의 해결방법의 요지
본 발명은 다수개의 메모리 쎌 어레이와, 독출된 데이터가 실리는 다수개의 입출력라인쌍과, 실린 상기 데이터를 감지하기 위한 센싱구조를 포함하여 데이터 센싱시 센싱회로를 변환하는 반도체 메모리 장치에 있어서, 상보로우어드레스스트로우브 신호가 활성화된후, 디코드된 로우어드레스에 동기되어 상기 메모리 쎌 어레이의 데이터를 특정 입출력 라인에 실기 위해 사용되는 칼럼선택라인과, 상기 칼럼선택라인을 동기 시키는 칼럼선택인에이블 신호가 입출력라인쌍에 실린 데이터를 센스앰프의 입력으로 연결하는 제1수단 및 제2수단과, 상기 입출력라인쌍의 센스앰프의 종류를 선택하여 동작하는 센스앰프를 통하여 상기 상보로우어드레스스트로우브 신호와 상보컬럼어드레스스트로우브 신호의 활성화 시간차이를 가지는 제3수단을 포함한다.
4. 발명의 중요한 용도
본 발명은 반도체 메모리 장치에 적합하게 사용된다.

Description

데이터 센싱시 센싱회로를 변환하는 반도체 메모리 장치
제1도는 종래기술에 따른 데이터 센싱회로의 개략적인 구성도.
제2도는 종래 기술에 따른 데이타 센싱회로의 구성도.
제3도는 종래 기술에 따른 데이터 센싱회로의 각종 신호 발생회로의 구체적인 회로도.
제4(a)도는 종래 기술에 따른 데이터 센싱회로의 tRAC조건시 동작 타이밍도.
제4(b)도는 종래 기술에 따른 데이터 센싱회로의 tAA시의 동작 타이밍도.
제5도는 본 발명에 따른 데이터 센싱회로의 개략적인 구성도.
제6도는 본 발명에 따른 데이터 센싱회로의 구성도.
제7도는 본 발명에 따른 데이터 센싱회로의 각종 신호 발생회로의 구체적인 회로도.
제8(a)도는 본 발명에 따른 tRAC조건시의 데이터 센싱방법의 동작 타이밍도.
제8(b)도는 본 발명에 따른 tAA조건시의 데이터 센싱방법의 동작 타이밍도.
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 데이터 센싱시 센싱조건에 따라 센싱회로를 변환하는 반도체 메모리 장치에 관한 것이다.
제1도는 종래기술에 따른 데이터 센싱회로의 개략적인 구성도이다. 제1도를 참조하면, 구성은 쎌 어레이 1과, 상기 쎌 어레이내의 칼럼(Column)을 선택하기 위하여 칼럼선택라인 CSL으로 칼럼선택인에이블 신호 7을 보내기 위한 칼럼선택게이트와, 외부 어드레스 Ai를 입력으로하여 어드레스 천이 감지신호 ATD 2가 발생하고, 외부 어드레스 Ai 및 상보로우어드레스스트로우브 신호 RASB를 입력으로 하며 이들 신호를 조합하는 프리디코딩(Predecoding)을하여 발생된 프리디코딩로우어드레스 신호 DRA 3과, 상기 상보로우어드레스스트로우브 신호 RASB 및 상보컬럼어드레스스트로우브 신호 CASB를 입력으로하여 역시 프리디코딩되어 발생된 프리디코딩컬럼어드레스 신호 DCA 4와, 상기 신호 ATD 및 DRA, DCA를 입력으로하여 상기 신호들을 센싱, 증폭을 제어하기 위한 세스앰프 제어회로 5와, 상기 센스앰프 제어회로 5의 출력단에 입력단이 접속되어 입출력라인쌍 IO, IOB상의 데이터를 센싱, 증폭하기 위한 센스앰프 6과, 상기 센스앰프 6의 센싱, 증폭된 데이터를 외부로 출력하기 위한 데이터 출력버퍼 9로 구성되어 있다. 동작은 메모리 장치에서 이미 널리 알려진 동작이므로 여기서의 설명은 하지 않기로 한다. 제2도는 종래 기술에 따른 데이터 센싱회로의 구성도이다. 또한, 제3도는 종래 기술에 따른 데이터 센싱회로의 각종 신호 발생 회로의 구체적인 회로도이다. 제2도 및 제3도를 참조하여 설명하면, 제2도의 구성은 입출력라인쌍 IO, IOB의 증폭앰프로 차동증폭기 14를 사용한 경우로서 칼럼선택라인 CSL이 게이팅(Gating)되면 입출력라인쌍의 상호 전압차가 생기게 되며, 차동증폭기 14를 턴-온(turn-on) 시키는 신호인 PIOSI_ATD는 상기 제3도에서 보듯이 디코드(Decode)된 로우어드레스 DRA는 인버터체인 3을 통하여 인에이블 신호 PYE 단자 19를 논리 하이로 만들어, 디코드된 칼럼어드레스 DCA와 더불어 칼럼선택라인 CSL을 논리 하이로 만든다. 외부 스트로우브(Strobe)인 상기 상보컬럼어드레스스트로우브 신호 CASB가 상기 상보로우어드레스스트로우브 신호 RASB의 동기 이후 짧은 지연시간 tRCD(상기 신호 RASB에서 상기 신호 CASB로의 지연)에서 동기되면, 이때가 tRAC조건이며 이때 신호 ATSB는 논리 하이로 있게 되며 상기 신호 PYE와 ATSB가 입력되어 낸드게이트 20과 인버터체인 7을 통과한 출력신호인 신호 PIOSE_ATD 단자 22는 논리 로우에서 논리 하이로 동기된다. 상기 입출력라인의 프리차아지 신호 PIOPPI_ATD(30)은 상기 tRAC 조건에서는 상기 신호 PYE를 받아 논리 하이가 되어 프리차아지(Precharge)를 끝내게 된다. 이 경우의 동작 타이밍(Timing)도는 제4(a)도에 도시하였다.
제4(a)도는 종래 기술에 따른 데이터 센싱회로의 tRAC조건시 동작 타이밍도이다. 긴 지연시간 tRCD후 상보컬럼어드레스스트로우브 신호 CASB가 동기된 경우에는 상기 신호 CASB의 토글링(Toggling)(이때 신호 RASB는 논리 로우상태)에 따라 칼럼어드레스 CA가 변할 때 차동증폭기의 동기 신호 PIOSI_ATD는 상기 신호 ATSB의 움직임에 따라 인에블(Enable) 및 디세이블(Disable)되며 입출력라인도 이에 따라 프리차아지를 해야한다. 상기 입출력라인의 프리차아지 신호 PIOPPI_ATD(30)가 로딩(Loading) 및 칩 사이즈(Chip Size)에 따른 신호 스큐(Skew)에 따라 시간을 줄일 수 없기 때문에 상기 설명한 조건인 tAA시에는 속도면에서의 손실이 크게 된다. 제4(b)도는 종래 기술에 따른 데이터 센싱회로의 tAA시의 동작 타이밍도이다. 제4(b)도를 참조하면, 상기 제4(a)도에서와같이 상기 tRAC조건에서는 차동증폭기 14를 이용한 데이터 센싱방법이 안정적이며 칼럼어드레스 CA에 의한 프리차아지가 필요없으므로 이로 인한 속도 손실이 없지만 상기 제4(b)도의 상기 tAA시에는 프리차아지 시간만큼 속도 손실을 가져오는 문제점이 있다.
따라서, 본 발명의 목적은 지연시간 tRAC조건에서는 차동증폭기를 사용한 입출력라인의 센싱방법을 사용하며, tAA조건에서는 입출력라인의 프리차아지가 필요없는 전류센스앰프를 사용한 상기 입출력라인의 증폭을 할수 있는 반도체 메모리 장치를 제공함에 있다.
상기한 목적들을 달성하기 위한 본 발명의 기술적 사상은, 다수개의 메모리 쎌 어레이와, 독출된 데이터가 실리는 다수개의 입출력라인쌍과, 실린 상기 데이터를 감지하기 위한 센싱구조를 포함하여 데이터 센싱시 센싱회로를 변환하는 반도체 메모리 장치에 있어서, 상보로우어드레스스트로우브 신호가 활성화된후, 디코드된 로우어드레스에 동기되어 상기 메모리 쎌 어레이의 데이터를 특정 입출력라인에 실기 위해 사용되는 칼럼 선택라인과, 상기 칼럼선택라인을 동기시키는 칼럼선택인에이블 신호가 입출력라인쌍에 실린 데이터를 센스앰프의 입력으로 연결하는 제1수단 및 제2수단과, 상기 입출력라인쌍의 센스앰프의 종류를 선택하여 동작하는 센스앰프를 통하여 상기 상보로우어드레스스트로우브 신호와 상보컬럼어드레스스트로우브 신호의 활성화 시간차이를 가지는 제3수단을 가지는 데 있다.
이하 본 발명의 바람직한 실시예들 제5도, 제6도, 제7도, 제8도의 상세한 설명이 첨부된 도면들을 참조하여 설명된다.
도면들중 동일한 구성요소 및 부분들은 가능한한 어느곳에서든지 동일한 부호들을 나타내고 있음을 유의하여야 한다.
제5도는 본 발명에 따른 데이터 센싱회로의 개략적인 구성도이다. 제5도를 참조하면, 컬럼 선택라인 CSL의 동기는 프리디코딩 로우어드레스 DRA(3)와 프리디코딩 컬럼어드레스 DCA(4)로서 이뤄지며 컬럼어드레스 CA의 변화에 따른 동기신호(ATSB)가 필요없으며 센스앰프 선택회로(12)는 상기 tRAC조건 및 tAA조건을 분리하여 입출력라인의 센스앰프를 사용함에 있어 자동증폭기형태의 센스앰프 14 및 전류센스앰프 11로 선택하게 되며 디코드된 프리디코딩 로우어드레스에 의해 인에이블되는 상기 신호 PYE는 디코된 컬럼어드레스 CA와의 인에이블 우선에 의해 상기 tRAC조건 및 tAA조건으로 판단된다. 즉, 디코드된 프리디코딩 컬럼어드레스 DCA(4)가 상기 신호 PYE보다 먼저 논리 하이상태로 되면 상기 tRAC조건이 되며 그 반대는 tAA조건이 된다. 본 발명에서는 입출력라인의 센싱수단으로 차동증폭기형태의 센스앰프 14와 전류센스앰프 11을 모두 가지고 있다. 제6도는 본 발명에 따른 데이터 센싱회로의 구성도이다. 제6도를 참조하면, 입출력라인과 센스앰프의 입력단을 전송게이트(Transmission Transistor) 20, 30, 40, 50으로 게이팅하는 것이다. 칩(Chip) 외부 스트로우브 신호인 상보로우어드레스스트로우브 신호 RASB에서 상보컬럼어드레스스트로우브 신호 CASB로의 지연시간으로 반도체 메모리 장치의 스펙(SPEC)으로 규정되어 있는 상기 tRCD만큼의 인위적인 지연시간(32)을 상기 신호 PYE에 추가함으로써 짧은 지연시간 tRCD인 상기 tRAC조건에서는 PTE_ATD(24)를 논리 하이상태로 두게 되어 입출력라인을 차동증폭기형태의 센스앰프 14의 입력으로 사용하게 된다. 이때 차동증폭기 14의 동기는 상기 신호 PYE 의 지연된 신호인 신호 PIOS(29)로 게이팅한다. 상기 tRAC조건에서는 컬럼 어드레스 CA에 의한 입출력라인의 프리차아지가 필요 없으면 상기 tAA시에도 전류센스앰프 11을 이용하므로 PIOPPI(28)는 PYE의 정보만 받으면 된다. tAA 조건에서는 PTE_ATD는 긴 지연시간 tRCAD후에 상기 신호CASB가 논리 로우로 동기되므로 논리 로우상태로 변환된 후에 컬럼어드레스 CA를 인식하게 되며 PTE(25)가 논리 하이인 상태가 되어 상기 제6도의 전류센스앰프 11이 동작하며 200밀리 볼트(mili Volt)이상으로 벌어진 서브 입출력라인쌍 SIO/SIOB를 입력으로 차동증폭기 14를 동작시켜서 tAA조건시에도 입출력라인의 프리차아지 및 신호간 스큐의 문제로 인하여 속도의 손실을 없앨 수 있다. 제7도는 본 발명에 따른 데이터 센싱회로의 각종 신호 발생회로의 구체적인 회로도이다. 제7도를 참조하면, 종래 기술에서는 상기 신호 PYE 및 어드레스 천이 감지신호 ASTB를 필요로 하였지만 여기서는 상기 어드레스 천이 감지신호 ASTB가 필요없이 긴 지연시간을 가지면서 짧은 신호를 발생할 수 있게 된다. 이에 따라 상기 제7도는 전술한 제6도의 설명을 좀 더 자세히 뒷받침한다. 또한 상기 제7도는 상기 제3도를 참조하면 쉽게 이해할 수 있다는 것은 이 분야에 통상의 지식을 가진자라면 충분히 알 수 있다.
제8(a)도는 본 발명에 따른 tRAC조건시의 데이터 센싱방법의 동작 타이밍도이며, 제8(b)도는 본 발명에 따른 tAA조건시의 데이터 센싱방법의 동작 타이밍도이다. 제8(a)도 및 제8(b)도는 상기 제6도에서 동시에 설명하였으므로 생략하도록 한다.
따라서, 본 발명은 지연시간 tRAC조건에서는 차동증폭기를 사용한 입출력라인의 센싱방법을 사용하며, tAA조건에서는 입출력라인의 프리차아지가 필요없는 전류센스앰프를 사용한 상기 입출력라인의 증폭을 할 수 있는 효과가 있다.
상기한 본 발명은 도면을 중심으로 예를들어 한정되었지만, 그 동일한 것은 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 변화와 변형이 가능함이 본 분야의 숙련된 자에게 있어 명백할 것이다.

Claims (7)

  1. 다수개의 메모리 쎌 어레이와, 독출된 데이터가 실리는 다수개의 입출력라인쌍과, 실린 상기 데이터를 감지하기 위한 센싱구조를 포함하여 데이터 센싱시 센싱회로를 변환하는 반도체 메모리 장치에 있어서, 상보로우어드레스스트로우브 신호가 활성화된후, 디코드된 로우어드레스에 동기되어 상기 메모리 쎌 어레이의 데이터를 특정 입출력라인에 실기 위해 사용되는 컬럼선택라인과, 상기 컬럼선택라인을 동기시키는 컬럼선택인에이블 신호가 입출력 라인쌍에 실린 데이터를 센스앰프의 입력으로 연결하는 제1수단 및 제2수단과, 상기 입출력라인쌍의 센스앰프의 종류를 선택하여 동작하는 센스앰프를 통하여 상기 상보로우어드레스스트로우브 신호와 상보컬럼어드레스스트로우브 신호의 활성화 시간차이를 가지는 제3수단을 구비함을 특징으로 하는 반도체 메모리 장치.
  2. 제1항에 있어서, 상기 제1수단이 상기 입출력라인쌍에 각각 전송트랜지스터를 통하여 입출력라인 센스앰프의 입력으로 연결됨을 특징으로 하는 반도체 메모리 장치.
  3. 제1항 또는 제2항에 있어서, 상기 제2수단이 상기 전송트랜지스터로서 또 다른 입출력라인 센스앰프의 입력으로 입출력라인쌍을 연결하며, 게이트에 입력되는 신호의 위상은 반대로 됨을 특징으로 하는 반도체 메모리 장치.
  4. 제1항 또는 제2항에 있어서, 상기 제3수단이 디코드된 상기 로우어드레스에 의해 동기되며, 상기 컬럼선택라인의 선택에 쓰이는 특정신호에 인위적인 지연시간을 부여하여 상기 전송트랜지스터를 게이팅하는 신호임을 특징으로 하는 반도체 메모리 장치.
  5. 다수개의 메모리 쎌 어레이와, 독출된 데이터가 실리는 다수개의 입출력라인쌍과, 실린 상기 데이터를 감지하기 위한 센싱구조를 포함하여 데이터 센싱시에 센싱회로를 변환하는 반도체 메모리 장치에 있어서, 상보로우어드레스스트로우브 신호가 활성화된후, 상기 메모리 쎌 어레이에서 특정 입출력라인에 실린 상기 데이터를 증폭함에 있어서 디코드된 컬럼어드레스의 정보가 디코드된 로우어드레스보다 먼저 인식되면 상기 입출력라인의 데이터를 센싱하는 제4수단과, 상기 디코드된 컬럼어드레스의 정보가 디코드된 로우어드레스보다 나중에 인식되면 상기 입출력라인의 데이터를 센싱하는 제5수단을 구비함을 특징으로 하는 반도체 메모리 장치.
  6. 제5항에 있어서, 상기 제4수단이 차동증폭기임을 특징으로 하는 반도체 메모리 장치.
  7. 제5항에 있어서, 상기 제5수단이 전류센스앰프임을 특징으로 하는 반도체 메모리 장치.
KR1019950044246A 1995-11-28 1995-11-28 데이타 센싱시 센싱회로를 변환하는 반도체 메모리 장치 KR0172365B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950044246A KR0172365B1 (ko) 1995-11-28 1995-11-28 데이타 센싱시 센싱회로를 변환하는 반도체 메모리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950044246A KR0172365B1 (ko) 1995-11-28 1995-11-28 데이타 센싱시 센싱회로를 변환하는 반도체 메모리 장치

Publications (2)

Publication Number Publication Date
KR970029826A KR970029826A (ko) 1997-06-26
KR0172365B1 true KR0172365B1 (ko) 1999-03-30

Family

ID=19436051

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950044246A KR0172365B1 (ko) 1995-11-28 1995-11-28 데이타 센싱시 센싱회로를 변환하는 반도체 메모리 장치

Country Status (1)

Country Link
KR (1) KR0172365B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100811375B1 (ko) * 2001-12-28 2008-03-07 주식회사 하이닉스반도체 반도체 메모리 장치의 비트 라인 센스앰프

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100436127B1 (ko) * 2000-06-28 2004-06-14 주식회사 하이닉스반도체 센스앰프를 포함하는 반도체 메모리 장치 및 센스앰프구동 방법
KR100728568B1 (ko) * 2005-12-28 2007-06-15 주식회사 하이닉스반도체 반도체 메모리 장치의 데이터 입출력 회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100811375B1 (ko) * 2001-12-28 2008-03-07 주식회사 하이닉스반도체 반도체 메모리 장치의 비트 라인 센스앰프

Also Published As

Publication number Publication date
KR970029826A (ko) 1997-06-26

Similar Documents

Publication Publication Date Title
USRE37176E1 (en) Semiconductor memory
US6859414B2 (en) Data input device in semiconductor memory device
US7855926B2 (en) Semiconductor memory device having local sense amplifier with on/off control
KR100295126B1 (ko) 전력 손실을 감소시킬 수 있는 다이나믹 데이터 증폭 회로를 구비한 반도체 메모리 장치
US5289413A (en) Dynamic semiconductor memory device with high-speed serial-accessing column decoder
US6542417B2 (en) Semiconductor memory and method for controlling the same
KR100382017B1 (ko) 고속 사이클 ｒａｍ 및 그 데이터 판독 방법
KR0167687B1 (ko) 고속액세스를 위한 데이타 출력패스를 구비하는 반도체 메모리장치
US4947379A (en) High speed static random access memory circuit
US6288947B1 (en) Data output apparatus guaranteeing complete data transfer using delayed time in memory device having pipelatch circuits
KR100297708B1 (ko) 클락동기프리차아지데이터입출력선을가지는반도체메모리장치및이를이용한데이터입출력선프리차아지방법
US6839291B2 (en) Method for controlling column decoder enable timing in synchronous semiconductor device and apparatus thereof
KR100311038B1 (ko) 칼럼선택속도가개선된칼럼선택라인구동회로와이를구비한메모리장치및그들의구동방법
US5812492A (en) Control signal generation circuit and semiconductor memory device that can correspond to high speed external clock signal
US6073219A (en) Semiconductor memory device with high speed read-modify-write function
KR100512934B1 (ko) 반도체 메모리 장치
US6166993A (en) Synchronous semiconductor memory device
US5986955A (en) Method and apparatus for hiding data path equilibration time
JP2002076879A (ja) 半導体装置
US6341089B1 (en) Semiconductor memory device allowing effective detection of leak failure
KR0172365B1 (ko) 데이타 센싱시 센싱회로를 변환하는 반도체 메모리 장치
KR100388317B1 (ko) 반도체메모리소자
JP2601583B2 (ja) メモリ装置の入出力ラインプリチャージ及び等化方法
US5371716A (en) Semiconductor memory device and operating method therefor
US20080089147A1 (en) Circuit and method for generating column path control signals in semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050909

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee