KR930005030A - 반도체 메모리 - Google Patents

반도체 메모리 Download PDF

Info

Publication number
KR930005030A
KR930005030A KR1019920023022A KR920023022A KR930005030A KR 930005030 A KR930005030 A KR 930005030A KR 1019920023022 A KR1019920023022 A KR 1019920023022A KR 920023022 A KR920023022 A KR 920023022A KR 930005030 A KR930005030 A KR 930005030A
Authority
KR
South Korea
Prior art keywords
memory
pair
sense amplifier
memory arrays
arrays
Prior art date
Application number
KR1019920023022A
Other languages
English (en)
Other versions
KR960003228B1 (en
Inventor
야스노리 야마구찌
가쯔유끼 사또
쥰 이야께
히또시 기와구찌
마사히로 요시다
데루따까 오까다
마꼬또 모리노
데쯔야 사에끼
요스께 유까와
오사무 나가시마
Original Assignee
미다 가쓰시게
가부시끼가이샤 히다찌세이사꾸쇼
오노 미노루
히다찌초엘에스아이엔지니어링 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP61298710A external-priority patent/JPS63152091A/ja
Priority claimed from JP62071508A external-priority patent/JPS63239678A/ja
Application filed by 미다 가쓰시게, 가부시끼가이샤 히다찌세이사꾸쇼, 오노 미노루, 히다찌초엘에스아이엔지니어링 가부시끼가이샤 filed Critical 미다 가쓰시게
Publication of KR930005030A publication Critical patent/KR930005030A/ko
Application granted granted Critical
Publication of KR960003228B1 publication Critical patent/KR960003228B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

내용 없음.

Description

반도체 메모리
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명이 적용된 이중 포트 메모리의 데이타 레지스터의 1실시예를 도시하는 회로도,
제2도는 제1도의 데이타 레지스터를 포함하는 이중 포트 메모리의 1실시예를 도시한 블럭도.

Claims (6)

  1. 센스앰미프(SA), 상기 센스 앰프의 양측에 배치되는 한쌍의 메모리어레이 (Ml,M2), 상기 한쌍의 메모리 어레이에 의해서 공통으로 사용되는 시리얼 입출력 회로 (lOBS) , 상기 한쌍의 메모리 어레이와 상기 시리얼 입출력 회로사이에 결합되고, 상기 한쌍의 메모리 어레이중 어느것인가 한쪽에서 리드된 정보를 기억하는 기억 수단(SAM1)과 상기 한쌍의 메모리 어레이의 한쪽의 메모리 어레리에 상기 센스 앰프를 결합시키기 위해, 상기 센스 앰프와 상기 각 메모리 어레이 사이에 마련되는 결합 수단을 포함하는 반도체 메모리.
  2. 특허청구의 범위 제1항에 있어서, 상기 결합 수단은 상기 메모리 어레이의 한쪽과 상기 센스앰프 사이에 결합되는 제스위치 수단(S1)과 상기 메모리 어레이의 다른쪽과 상기 센스 앰프 사이에 결합되는 제2스위치 수단(S2)를 포함하는 반도체 메모리.
  3. 특허청구의 범위 제 2항에 있어서, 상기 센스 앰프는 상기 각 메모리 어레이에 포함되는 여러개의 데이타선쌍(DL, DL)의 소정의 데이타선에 각각 결합되는 여러개의 단위 센스 앰프(SA)로 구성되는 반도체 메모리.
  4. 특허청구의 범위 제3항에 있어서, 상기 한쌍의 메모리 어레이에 의해서 공통으로 사용되는 랜덤 입출력 회로(IOBR)를 포함하는 반도체 메모리.
  5. 특허청구의 범위 제4항에 있어서, 상기 메모리 어레이는 스위칭 MIXFET와 기억용량이 직렬 접속으로 되어 이루어지는 다이나믹 메모리셀인 반도체 장치.
  6. 특허청구의 범위 제5항에 있어서, 상기 한쌍의 메모리 어레이 (Ml, M2)의 한쪽과 상기 시리얼 입출력럭 회로 (IOBS)사이에 상기 기억 수단(SAM1)이 마련되고, 상기 한쌍의 메모리 어레이의 다른쪽에서 리드된 정보를 상기 한쌍의 메모리 어레이의 한쪽의 메모리 어레이내의 상기 데이타선을 거쳐서 상기 기억 수단으로 전송하는 반도체 메모리.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR92023022A 1986-12-17 1992-12-02 Semiconductor memory KR960003228B1 (en)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP86-298710 1986-12-17
JP61298710A JPS63152091A (ja) 1986-12-17 1986-12-17 ダイナミツク型ｒａｍ
JP87-71508 1987-03-27
JP62071508A JPS63239678A (ja) 1987-03-27 1987-03-27 半導体記憶装置
KR1019870013721A KR960001106B1 (ko) 1986-12-17 1987-12-02 반도체 메모리

Publications (2)

Publication Number Publication Date
KR930005030A true KR930005030A (ko) 1993-03-23
KR960003228B1 KR960003228B1 (en) 1996-03-07

Family

ID=26412608

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1019870013721A KR960001106B1 (ko) 1986-12-17 1987-12-02 반도체 메모리
KR92023022A KR960003228B1 (en) 1986-12-17 1992-12-02 Semiconductor memory

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1019870013721A KR960001106B1 (ko) 1986-12-17 1987-12-02 반도체 메모리

Country Status (2)

Country Link
US (1) US4947373A (ko)
KR (2) KR960001106B1 (ko)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5142637A (en) * 1988-11-29 1992-08-25 Solbourne Computer, Inc. Dynamic video RAM incorporating single clock random port control
US7190617B1 (en) 1989-04-13 2007-03-13 Sandisk Corporation Flash EEprom system
US5261064A (en) * 1989-10-03 1993-11-09 Advanced Micro Devices, Inc. Burst access memory
US5121360A (en) * 1990-06-19 1992-06-09 International Business Machines Corporation Video random access memory serial port access
JP3035995B2 (ja) * 1990-06-29 2000-04-24 ソニー株式会社 マルチポートメモリ
JP2592986B2 (ja) * 1990-09-29 1997-03-19 株式会社東芝 半導体記憶装置
JP2753129B2 (ja) * 1990-10-02 1998-05-18 株式会社東芝 半導体記憶装置
JP3057747B2 (ja) * 1990-11-01 2000-07-04 日本電気株式会社 半導体メモリ装置
JP2601951B2 (ja) * 1991-01-11 1997-04-23 株式会社東芝 半導体集積回路
JP2664810B2 (ja) * 1991-03-07 1997-10-22 株式会社東芝 メモリセルアレイ分割型半導体記憶装置
KR950014248B1 (ko) * 1991-04-19 1995-11-23 마쯔시다덴기산교 가부시기가이샤 다이나믹 ram의 판독/기록회로
JPH05182454A (ja) * 1991-06-25 1993-07-23 Mitsubishi Electric Corp デュアルポートメモリ装置
JPH05198163A (ja) * 1991-10-08 1993-08-06 Mitsubishi Denki Eng Kk 半導体記憶装置におけるアドレスポインタ
US5625602A (en) * 1991-11-18 1997-04-29 Kabushiki Kaisha Toshiba NAND-type dynamic RAM having temporary storage register and sense amplifier coupled to multi-open bit lines
JP2968134B2 (ja) * 1991-11-27 1999-10-25 三菱電機株式会社 半導体記憶装置
JP2724932B2 (ja) * 1991-12-03 1998-03-09 三菱電機株式会社 デュアルポートメモリ
US5371877A (en) * 1991-12-31 1994-12-06 Apple Computer, Inc. Apparatus for alternatively accessing single port random access memories to implement dual port first-in first-out memory
JPH05225774A (ja) * 1992-02-13 1993-09-03 Mitsubishi Electric Corp マルチポート半導体記憶装置
JPH05274862A (ja) * 1992-03-24 1993-10-22 Mitsubishi Electric Corp 半導体メモリ装置
US5291437A (en) * 1992-06-25 1994-03-01 Texas Instruments Incorporated Shared dummy cell
JPH0736778A (ja) * 1993-07-21 1995-02-07 Toshiba Corp 画像メモリ
US5442748A (en) * 1993-10-29 1995-08-15 Sun Microsystems, Inc. Architecture of output switching circuitry for frame buffer
EP0677200B1 (en) * 1993-10-29 2002-04-03 Sun Microsystems, Inc. Method for increasing the rate of scrolling in a frame buffer
US5539696A (en) * 1994-01-31 1996-07-23 Patel; Vipul C. Method and apparatus for writing data in a synchronous memory having column independent sections and a method and apparatus for performing write mask operations
US6026027A (en) * 1994-01-31 2000-02-15 Norand Corporation Flash memory system having memory cache
KR0144058B1 (ko) * 1995-03-28 1998-08-17 문정환 시리얼 억세스 메모리 제어 회로
US5914906A (en) * 1995-12-20 1999-06-22 International Business Machines Corporation Field programmable memory array
JP3706212B2 (ja) * 1996-10-30 2005-10-12 沖電気工業株式会社 メモリ装置
US6134172A (en) * 1996-12-26 2000-10-17 Rambus Inc. Apparatus for sharing sense amplifiers between memory banks
US6075743A (en) * 1996-12-26 2000-06-13 Rambus Inc. Method and apparatus for sharing sense amplifiers between memory banks
JP3317187B2 (ja) * 1997-04-25 2002-08-26 日本電気株式会社 半導体記憶装置
US6590901B1 (en) * 1998-04-01 2003-07-08 Mosaid Technologies, Inc. Method and apparatus for providing a packet buffer random access memory
US6704828B1 (en) * 2000-08-31 2004-03-09 Micron Technology, Inc. System and method for implementing data pre-fetch having reduced data lines and/or higher data rates
US7304883B2 (en) * 2004-06-09 2007-12-04 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit
US10102892B1 (en) * 2017-06-01 2018-10-16 Intel Corporation RAM-based shift register with embedded addressing

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4322635A (en) * 1979-11-23 1982-03-30 Texas Instruments Incorporated High speed serial shift register for MOS integrated circuit
JPS5942399B2 (ja) * 1979-12-21 1984-10-15 株式会社日立製作所 メモリ装置
JPS5727477A (en) * 1980-07-23 1982-02-13 Nec Corp Memory circuit
US4586166A (en) * 1983-08-31 1986-04-29 Texas Instruments Incorporated SRAM with improved sensing circuit
US4667313A (en) * 1985-01-22 1987-05-19 Texas Instruments Incorporated Serially accessed semiconductor memory with tapped shift register

Also Published As

Publication number Publication date
KR960001106B1 (ko) 1996-01-18
KR960003228B1 (en) 1996-03-07
US4947373A (en) 1990-08-07
KR880008333A (ko) 1988-08-30

Similar Documents

Publication Publication Date Title
KR930005030A (ko) 반도체 메모리
KR940010097A (ko) 반도체 메모리 장치
KR900000904A (ko) 반도체기억장치와 이것을 이용한 데이터패스(data path)
KR970051296A (ko) 다수의 뱅크를 갖는 반도체 메모리 장치
KR880010422A (ko) 반도체 기억장치
KR930018373A (ko) 멀티포트 반도체 기억장치
KR970071789A (ko) 반도체 기억 장치
KR880004479A (ko) 다이나믹형 반도체기억장치
KR850003610A (ko) 반도체 메모리 장치
KR920010640A (ko) 강유전성 메모리 디바이스 감지 증폭기용 전치 증폭기
KR880013168A (ko) 반도체 기억장치
KR920008753A (ko) 반도체 기억장치
KR930006736A (ko) 반도체 기억장치
KR870009384A (ko) 반도체 기억 장치
KR880013169A (ko) 반도체 메모리장치
KR900015156A (ko) 다이나믹 ram의 판독 회로
KR980700664A (ko) 레지스터 파일 판독/기록 셀(Register file read/write cell)
KR870010547A (ko) 부 비트선을 가지는 반도체 기억장치
KR910014937A (ko) 반도체 기억장치
KR880000968A (ko) 반도체 기억장치
KR910020724A (ko) 반도체 기억장치
KR920010624A (ko) 반도체기억장치
KR890012320A (ko) 반도체기억장치
KR930001212A (ko) 반도체 기억장치
KR900015144A (ko) 반도체 기억장치

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020307

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee