KR880013169A - 반도체 메모리장치 - Google Patents

반도체 메모리장치 Download PDF

Info

Publication number
KR880013169A
KR880013169A KR1019880004282A KR880004282A KR880013169A KR 880013169 A KR880013169 A KR 880013169A KR 1019880004282 A KR1019880004282 A KR 1019880004282A KR 880004282 A KR880004282 A KR 880004282A KR 880013169 A KR880013169 A KR 880013169A
Authority
KR
South Korea
Prior art keywords
bit line
line pair
sense amplifier
pair
pairs
Prior art date
Application number
KR1019880004282A
Other languages
English (en)
Other versions
KR910009554B1 (ko
Inventor
세이이찌 한나이
Original Assignee
세끼모또 다다히로
니뽄 덴끼 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼모또 다다히로, 니뽄 덴끼 가부시끼 가이샤 filed Critical 세끼모또 다다히로
Publication of KR880013169A publication Critical patent/KR880013169A/ko
Application granted granted Critical
Publication of KR910009554B1 publication Critical patent/KR910009554B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

내용 없음

Description

반도체 메모리장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 한 실시예에 따른 메모리 장치의 주요부분을 도시하는 개략적인 블록 다이어그램, 제3도는 제2도의 장치의 타이밍 다이어그램.

Claims (6)

  1. 병렬로 배열된 다수의 메모리 장치와, 상기 메모리 장치는 위치에 따른 메모리 장치의 홀수 숫자와 메모리 장치의 짝수 숫자로 분류되고, 메모리 장치의 상기 홀수 숫자 각각은 감지 증폭기, 상기 감지 증폭기의 한쪽 부분에 배열된 제1비트 라인쌍, 상기 감지 증폭기의 다른 부분에 배열된 제2비트 라인쌍, 상기 감지 증폭기에 상기 제1비트 라인쌍을 접속시키기 위한 제1수단, 상기 감지 증폭기에 상기 제2비트 라인쌍을 접속시키기 위한 제2수단을 포함하고, 메모리 장치의 상기 짝수 숫자 각각은 감지 증폭기, 상기 감지 증폭기의 한쪽 부분에 배열된 제3비트 라인쌍, 상기 감지 증폭기의 다른부분에 배열된 제4비트 라인쌍, 상기 감지 증폭기에 상기 제3비트 라인쌍 접속시키기 위한 제3수단, 상기 감지 증폭기에 상기 제4비트 라인쌍을 접속시키기 위한 제4수단을 포함하며, 각각의 제1비트 라인쌍은 병렬로 상기 제3비트 라인쌍 각각에 인접하여 위치하고, 각각의 상기 제2비트 라인쌍은 상기 제4비트 라인쌍, 각각에 인접하여 위치하고, 상기 제1 및 제3수단은 감지 주기동안에 인에이블되고, 상기 제2및 제4수단은 디스에이블되는 제1상태와, 상기 제2및 제4수단은 상기 감지주기 동안에 인에이블되고, 상기 제1및 제4수단은 디스에이블되는 것을 특징으로 하는 반도체 메모리장치.
  2. 제1항에 있어서, 상기 제1내지 제4수단의 각각은 관련된 상기 비트 라인쌍을 관련된 감지 증폭기에 접속하기 위해 전송 게이트 쌍을 포함하는 것을 특징으로 하는 반도체 메모리장치.
  3. 제1항에 있어서, 상기의 각 메모리 유니트는 다수의 메모리 셀을 포함하고, 상기 메모리 셀의 각각은 캐패시터와 상기 캐패시터의 한 단부와 각 비트라인 쌍에 있는 비트 라인중의 하나와 결합된 제1 및 제2변이중 하나의 게이트는 워드 라인중에 하나에 접속되고, 상기 제1 및 제2변이중의 나머지 게이트는 상기 제어회로에 접속되는 것을 특징으로 하는 반도체 메모리장치.
  4. 다수의 감지 증폭기, 다수의 제1비트 라인쌍, 다수의 제2비트 라인쌍, 상기 제1비트 라인 각각은 상기 감지 증폭기 각각에 효과적으로 접속하는 제1수단 및 상기 제2비트 라인쌍 각각을 상기 감지 증폭기 각각에 효과적으로 접속하는 제2수단을 구비하며, 상기 제1비트 라인쌍 및 제2비트 라인쌍은 하나씩 병렬로 교체 배열되어지는 반도체 메모리장치에 있어서, 상기 제2비트 라인은 상기 제1비트 라인이 상기 감지 증폭기에 접속될때 상기 감지 증폭기에서 전기적으로 절연되며, 상기 제1비트 라인쌍은 상기 제2비트 라인쌍이 상기 감지 증폭기에 접속될때 상기 감지 증폭기에서 전기적으로 절연되는 것을 특징으로 하는 반도체 메모리장치.
  5. 제4항에 있어서, 상기 제1비트 라인쌍 및 제2비트 라인쌍을 프리차지 전위로 효과적으로 프리차지하는 프리차지수단을 구비하는 것을 특징으로 하는 반도체 메모리장치.
  6. 제4항에 있어서, 상기 제1수단은 상기 제1비트 라인쌍 각각과 상기 감지 증폭기 각각 사이에 각각 결합된 다수의 제1전송 게이트쌍을 포함하며, 상기 제2수단은 상기 제2비트 라인쌍 각각과 상기 감지 증폭기사이에 각각 결합된 다수의 제2전송 게이트쌍을 포함하는 것을 특징으로 하는 반도체 메모리장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880004282A 1987-04-15 1988-04-15 반도체 메모리 장치 KR910009554B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP92909 1987-04-15
JP62092909A JPS63257994A (ja) 1987-04-15 1987-04-15 半導体記憶装置

Publications (2)

Publication Number Publication Date
KR880013169A true KR880013169A (ko) 1988-11-30
KR910009554B1 KR910009554B1 (ko) 1991-11-21

Family

ID=14067611

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880004282A KR910009554B1 (ko) 1987-04-15 1988-04-15 반도체 메모리 장치

Country Status (5)

Country Link
US (1) US4947377A (ko)
EP (1) EP0287120B1 (ko)
JP (1) JPS63257994A (ko)
KR (1) KR910009554B1 (ko)
DE (1) DE3878712T2 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910009444B1 (ko) * 1988-12-20 1991-11-16 삼성전자 주식회사 반도체 메모리 장치
US5293563A (en) * 1988-12-29 1994-03-08 Sharp Kabushiki Kaisha Multi-level memory cell with increased read-out margin
JPH03176891A (ja) * 1989-12-04 1991-07-31 Nec Corp 半導体記憶装置
US5579273A (en) * 1990-03-01 1996-11-26 Texas Instruments Incorporated Storage circuitry using sense amplifier shared between memories of differing number of rows
US5426610A (en) * 1990-03-01 1995-06-20 Texas Instruments Incorporated Storage circuitry using sense amplifier with temporary pause for voltage supply isolation
US5553032A (en) * 1990-03-30 1996-09-03 Fujitsu Limited Dynamic random access memory wherein timing of completion of data reading is advanced
US5594681A (en) * 1990-03-30 1997-01-14 Fujitsu Limited Dynamic random access memory wherein timing of completion of data reading is advanced
JPH0696582A (ja) * 1990-09-17 1994-04-08 Texas Instr Inc <Ti> メモリアレイアーキテクチャ
JP2719237B2 (ja) * 1990-12-20 1998-02-25 シャープ株式会社 ダイナミック型半導体記憶装置
US5406516A (en) * 1992-01-17 1995-04-11 Sharp Kabushiki Kaisha Semiconductor memory device
US5475642A (en) * 1992-06-23 1995-12-12 Taylor; David L. Dynamic random access memory with bit line preamp/driver
US5440513A (en) * 1993-05-03 1995-08-08 Motorola Inc. SRAM with programmable preset data
JPH07111083A (ja) * 1993-08-20 1995-04-25 Mitsubishi Electric Corp 半導体記憶装置
US5576974A (en) * 1994-04-15 1996-11-19 Texaco Inc. Method and apparatus for determining watercut fraction and gas fraction in three phase mixtures of oil, water and gas
FR2722382A1 (fr) * 1994-07-12 1996-01-19 Societe D Equipement De Magasins Sodem Systeme d'agencement modulaire pour stand repliable, notamment pour stand d'exposition ou installation similaire
US5701269A (en) * 1994-11-28 1997-12-23 Fujitsu Limited Semiconductor memory with hierarchical bit lines
JPH08171796A (ja) * 1994-12-16 1996-07-02 Toshiba Corp 半導体記憶装置
US5671187A (en) * 1995-06-07 1997-09-23 Texas Instruments Incorporated Storage circuit
US5561630A (en) * 1995-09-28 1996-10-01 International Business Machines Coporation Data sense circuit for dynamic random access memories
WO2009031055A2 (en) * 2007-09-04 2009-03-12 Lg Electronics Inc. System and method for displaying a rotated image in a display device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4233675A (en) * 1979-06-08 1980-11-11 National Semiconductor Corporation X Sense AMP memory
US4656613A (en) * 1984-08-29 1987-04-07 Texas Instruments Incorporated Semiconductor dynamic memory device with decoded active loads

Also Published As

Publication number Publication date
DE3878712D1 (de) 1993-04-08
EP0287120A2 (en) 1988-10-19
KR910009554B1 (ko) 1991-11-21
EP0287120A3 (en) 1990-11-07
DE3878712T2 (de) 1993-06-09
JPS63257994A (ja) 1988-10-25
EP0287120B1 (en) 1993-03-03
US4947377A (en) 1990-08-07

Similar Documents

Publication Publication Date Title
KR880013169A (ko) 반도체 메모리장치
KR930005030A (ko) 반도체 메모리
KR880004479A (ko) 다이나믹형 반도체기억장치
KR940010097A (ko) 반도체 메모리 장치
KR910019198A (ko) 반도체메모리셀
KR880011803A (ko) 메모리 장치
KR880004478A (ko) 반도체 기억장치
KR880010422A (ko) 반도체 기억장치
KR890010909A (ko) 반도체 메모리 회로
KR910019052A (ko) 반도체기억장치
KR890008826A (ko) 다이나믹 랜덤 액세스 메모리에 있어서의 센스앰프 구동장치 및 센스앰프 구동방법
KR950006852A (ko) 고속동작을 위한 입출력라인구동방식을 가지는 반도체메모리장치
KR900015156A (ko) 다이나믹 ram의 판독 회로
KR870008320A (ko) 상이형 메모리셀로 구성되는 반도체 메모리장치
KR950020732A (ko) 다이나믹 반도체 기억장치
KR930003149A (ko) 공통 입출력선을 가지는 데이타 전송회로
KR960030408A (ko) 반도체 기억장치
KR920001528A (ko) 동기형 데이터전송회로를 갖춘 다이나믹형 반도체기억장치
KR860003605A (ko) 반도체 메모리 장치
KR910020724A (ko) 반도체 기억장치
KR920006983A (ko) 저잡음 감지 구조를 가진 반도체 메모리 장치
KR910010530A (ko) 램 테스트시 고속 기록회로
KR900019036A (ko) 반도체기억장치
KR970029768A (ko) 블럭 기록 기능이 있는 반도체 메모리 장치
KR880004483A (ko) 데이타 버스 리세트 회로를 구비한 반도체 기억장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20021107

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee