KR910019052A - 반도체기억장치 - Google Patents

반도체기억장치 Download PDF

Info

Publication number
KR910019052A
KR910019052A KR1019910006659A KR910006659A KR910019052A KR 910019052 A KR910019052 A KR 910019052A KR 1019910006659 A KR1019910006659 A KR 1019910006659A KR 910006659 A KR910006659 A KR 910006659A KR 910019052 A KR910019052 A KR 910019052A
Authority
KR
South Korea
Prior art keywords
ram
sam
block
blocks
pair
Prior art date
Application number
KR1019910006659A
Other languages
English (en)
Other versions
KR950003605B1 (ko
Inventor
노부오 와타나베
Original Assignee
아오이 죠이치
가부시키가이샤 도시바
다케다이 마사다카
도시바 마이크로 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이치, 가부시키가이샤 도시바, 다케다이 마사다카, 도시바 마이크로 일렉트로닉스 가부시키가이샤 filed Critical 아오이 죠이치
Publication of KR910019052A publication Critical patent/KR910019052A/ko
Application granted granted Critical
Publication of KR950003605B1 publication Critical patent/KR950003605B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1075—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for multiport memories each having random access ports and serial ports, e.g. video RAM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/107—Serial-parallel conversion of data or prefetch

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

내용 없음

Description

반도체기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 1실시예를 개념적으로 나타낸 블럭도, 제2도는 제1도에 도시한 블럭도의 일부를 상세히 나타낸 회로도.

Claims (4)

  1. RAM(1)과 SAM(2)및 그를 연결하는 트랜스피게이트(n)를 구비한 반도체기억장치에 있어서, 상기 RAM(1)은 열어드레스의 임의의 비트에 대응하여 선택되는 제1RAM부(a)와 제2RAM(b)를 갖추고 있고, 상기 각 RAM부(a,b)는 각각 복수의 RAM블럭(a1,b1,a₂b2, …)을 갖추고 있으며, 상기 SAM(2)은 상기 제1RAM부 (a)에 대응하는 제1SAM부(ℓ)와 상기 제2RAM부(b)에 대응하는 제2SAM부(m)를 갖추고 있고, 상기 각 SAM부(ℓ,m)는 각각 복수의 SAM블럭(ℓ,m₁,ℓ2,m2…)을 갖추고 있으며, 상기 제1SAM(ℓ)의 상기 각 SAM블럭(ℓ1,ℓ2…)과 상기 제1RAM부(a)의 상기 각 RAM블럭(a1,a2…)이 열방향으로 일대일 대응함과 더불어, 상기 제2SAM부(m)의 상기 각 SAM블럭(m1,m2…)과 상기 제2RAM부(b)의 상기 각 RAM블럭(b1,b2…)이 열방향으로 일대일 대응하고 있고, 상기 트랜스피게이트(n)개는 데이터전송에 있어서, 상기 임의의 RAM블러과 그에 대응하는 상기 RAM블럭을 도통시키는 기능 및 상기 임의의 RAM블럭과 그 SAM블럭이 속하는 상기 RAM부에 대응하지 않는 상기 SAM부에 속하는 상기 SAM블럭중 1개를 도통시키는 기능이 절환가능하게 되어 있는 것을 특징으로 하는 반도체기억장치.
  2. 제1항에 있어서, 상기 RAM(1)은 상기 제1RAM(a)에 속하는 상기 제1RAM블럭(a1,a2…)과 상기 제2RAM부(b)에 속하며 상기 제1RAM블럭과 인접하는 상기 제2RAM블럭(b1,b2…)을 갖는 복수의 RAM블럭쌍을 갖추고 있고, 상기SAM(2)은 상기 제1RAM블럭에 대응하는 제1SAM블럭(ℓ1,ℓ2…)과 상기 제2RAM블럭에 대응하는 제2SAM블럭(m1,m2…)을 갖는 복수의 SAM블럭쌍을 갖추고 있으며, 상기 트랜스퍼게이트(n)은 데이터전송에 있어서, 상기 제1RAM블럭을 상기제1및 제2SAM블럭중 한쪽에 선택적으로 도통시킴과 더불어, 상기 제2RAM블럭을 상기 제1 및 제2SAM블럭 중 한쪽에 선택적으로 도통시키는 것을 특징으로 하는 반도체기억장치.
  3. 제1항에 잇어서, 상기 RAM은 상기 제1RAM부(a)에 각각 속하며 서로 인접하는 제3 및 제4의 RAM블럭을 갖는 제1RAM블럭쌍과, 상기 제2RAM부(b)에 속하며 서로 인접하는 제5 및 제6의 RAM블럭을 갖는 있으면서상기 제1RAM블럭쌍과서로 인접하는 제2RAM블럭쌍을 갖추고 있고, 상기 제1RAM블럭쌍과 상기 제2RAM블럭쌍은 서로 번갈아 배열되어 있으며, 상기 SAM(2)은 상기 제3 및 제4RAM블럭에 각각 열방향으로 대응하는 제3 및 제4SAM블럭을 갖는 제1SAM블럭쌍과, 상기 제5 및 제6의 RAM블럭에 각각 열방향으로 대응하는 제5 및 제6의 블럭을 갖고 있으면서 상기 제1SAM블럭쌍과 서로 인접하는 제2SAM블럭쌍을 갖추고 있고, 상기 제1SAM블럭쌍과 상기 제2SAM블럭쌍은 서로 번갈아 배열되어 있으며, 상기 트랜스퍼게이트(n)는 데이터 전송에 있어서, 상기 제3 및 제5의 RAM블럭 중 어느 한 블럭과 상기 제3 및 제5의 SAM블럭 중 어느 한 블럭을 선택적으로 도통시킴과 더불어, 상기 제4 및 제6의 RAM블럭 중 어느 한 블럭과 상기 제4 및 제6의 SAM블럭 중 어느 한 블럭을 선택적으로 도통시키는 것을 특징으로 하는 반도체기억장치.
  4. 제1항 내지 제3항중 어느 한 항에 있어서, 상기 RAM블럭과 상기 SAM블럭 사이의 데이터 전송이 1개의 열선에 의해 행해지는 것을 특징으로 하는 반도체기억장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910006659A 1990-04-27 1991-04-25 반도체 기억장치 KR950003605B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11272290 1990-04-27
JP02-112722 1990-04-27

Publications (2)

Publication Number Publication Date
KR910019052A true KR910019052A (ko) 1991-11-30
KR950003605B1 KR950003605B1 (ko) 1995-04-14

Family

ID=14593893

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910006659A KR950003605B1 (ko) 1990-04-27 1991-04-25 반도체 기억장치

Country Status (3)

Country Link
US (1) US5319603A (ko)
KR (1) KR950003605B1 (ko)
WO (1) WO1991017544A1 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2592986B2 (ja) * 1990-09-29 1997-03-19 株式会社東芝 半導体記憶装置
JP2753129B2 (ja) * 1990-10-02 1998-05-18 株式会社東芝 半導体記憶装置
DE69126962D1 (de) * 1991-05-16 1997-09-04 Ibm Speicheranordnung
US5621866A (en) * 1992-07-24 1997-04-15 Fujitsu Limited Image processing apparatus having improved frame buffer with Z buffer and SAM port
JP3096362B2 (ja) * 1992-10-26 2000-10-10 沖電気工業株式会社 シリアルアクセスメモリ
US5490112A (en) * 1993-02-05 1996-02-06 Micron Technology, Inc. Multi-port memory device with multiple sets of columns
TW269038B (ko) * 1993-02-05 1996-01-21 Micron Technology Inc
KR960009396B1 (ko) * 1993-06-19 1996-07-18 김광호 하프샘과 풀샘의 선택적 실현이 이루어지는 비디오램
JPH0736778A (ja) * 1993-07-21 1995-02-07 Toshiba Corp 画像メモリ
JP2792402B2 (ja) * 1993-08-09 1998-09-03 日本電気株式会社 半導体メモリ
US5406311A (en) * 1993-08-25 1995-04-11 Data Translation, Inc. Storing a digitized stream of interlaced video image data in a memory in noninterlaced form
JP3086769B2 (ja) * 1993-09-29 2000-09-11 株式会社東芝 マルチポートフィールドメモリ
JP3319637B2 (ja) * 1993-11-10 2002-09-03 松下電器産業株式会社 半導体記憶装置及びその制御方法
JPH07160572A (ja) * 1993-12-10 1995-06-23 Toshiba Corp 画像メモリシステム
JP3002951B2 (ja) * 1995-01-20 2000-01-24 株式会社小松製作所 画像データ記憶制御装置
US5612922A (en) * 1995-07-05 1997-03-18 Micron Technology, Inc. Page mode editable real time read transfer
US5687132A (en) * 1995-10-26 1997-11-11 Cirrus Logic, Inc. Multiple-bank memory architecture and systems and methods using the same
US5815456A (en) * 1996-06-19 1998-09-29 Cirrus Logic, Inc. Multibank -- multiport memories and systems and methods using the same
US5844856A (en) * 1996-06-19 1998-12-01 Cirrus Logic, Inc. Dual port memories and systems and methods using the same
KR100605573B1 (ko) * 2004-05-06 2006-07-31 주식회사 하이닉스반도체 멀티-포트 메모리 소자
KR100670707B1 (ko) * 2005-03-31 2007-01-17 주식회사 하이닉스반도체 멀티-포트 메모리 소자
US9489326B1 (en) 2009-03-09 2016-11-08 Cypress Semiconductor Corporation Multi-port integrated circuit devices and methods
US8595398B2 (en) * 2009-03-09 2013-11-26 Cypress Semiconductor Corp. Multi-port memory devices and methods

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62256300A (ja) * 1986-04-28 1987-11-07 Sony Corp 映像記憶装置
JPS634493A (ja) * 1986-06-24 1988-01-09 Mitsubishi Electric Corp デユアルポ−トメモリ
JPH01223695A (ja) * 1988-03-01 1989-09-06 Nec Corp メモリ装置
US5065368A (en) * 1989-05-16 1991-11-12 International Business Machines Corporation Video ram double buffer select control
US5121360A (en) * 1990-06-19 1992-06-09 International Business Machines Corporation Video random access memory serial port access
JP2592986B2 (ja) * 1990-09-29 1997-03-19 株式会社東芝 半導体記憶装置

Also Published As

Publication number Publication date
WO1991017544A1 (en) 1991-11-14
KR950003605B1 (ko) 1995-04-14
US5319603A (en) 1994-06-07

Similar Documents

Publication Publication Date Title
KR910019052A (ko) 반도체기억장치
KR970030762A (ko) 가변논리 집적회로장치
KR950033952A (ko) 반도체 집적회로
KR920020495A (ko) 반도체 기억장치
KR950034686A (ko) 게이트 어레이의 기본 셀 및 이 기본 셀을 포함하는 게이트 어레이
KR880013169A (ko) 반도체 메모리장치
KR880010422A (ko) 반도체 기억장치
KR880011797A (ko) 반도체 기억장치
KR960025729A (ko) 반도체 기억 장치
KR860003605A (ko) 반도체 메모리 장치
KR870009384A (ko) 반도체 기억 장치
KR900012161A (ko) 집적된 매트릭스 메모리와 집적회로
KR920001545A (ko) 반도체 기억장치
KR920008773A (ko) 반도체 기억장치
KR880003415A (ko) 반도체 집적 회로
KR930003159A (ko) 반도체 기억장치
KR910020724A (ko) 반도체 기억장치
KR910013262A (ko) 반도체 메모리 어레이의 워드라인 배열방법
KR910006849A (ko) 반도체 집적회로 장치
KR970051163A (ko) 반도체 메모리장치
KR900019036A (ko) 반도체기억장치
KR920001708A (ko) 반도체 집적회로
KR960009150A (ko) 반도체 메모리소자
KR900006972A (ko) 반도체 기억장치
KR920020496A (ko) 멀티 포트 dram

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110318

Year of fee payment: 17

EXPY Expiration of term