KR940010317A

KR940010317A - 반도체 집적 회로 장치에서 안정하게 동작하는 신호 출력 회로 및 그의 전원 배선의 배치

Info

Publication number: KR940010317A
Application number: KR1019930019739A
Authority: KR
Inventors: 시게끼 도미시마; 히데또 히다까; 다까히로 쯔루다; 마사까즈 히로세
Original assignee: 기따오까 다까시; 미쯔비시덴끼 가부시끼가이샤
Priority date: 1992-10-29
Filing date: 1993-09-25
Publication date: 1994-05-26
Also published as: JP2792795B2; US5390140A; DE4336887A1; US5574397A; DE4336887C2; JPH06140578A; KR0122295B1

Abstract

칩상에 형성되고 전원 전위를 받는 패드, 접지 전위를 받는 패드의 각 패드에 접속되고 칩의 주위를 따라 루프방식으르 형성된 전원 전위선 및 접지 전위선을 포함하는 반도체 집적 회로 장치로서 접지 전위 패드 또는 전원전위 패드에서의 거리에 관계없이, 출력 데이타를 고속이고 안정하게 마련하기 위해 소정의 전위 패드에 가까운 데이타 출력 단자에 마련된 제1의 데이타 출력 회로 및 소정의 전위 패드에서 먼 데이타 출력 단자에 마련된 제2의 데이타 출력 회로를 포함하고, 제1 및 제2의 데이타 출력 회로가 내부 출력 데이타 신호에 따라 저속, 고속의 2단계로 대응하는 대이타 출력 단자를 소정의 전위로 구동한다.

이러한 반도체 집적 회로 장치에 의해 오버슈트, 언더슈트 또는 링잉없이 고속으로 데이타를 마련할 수 있다.

Description

반도체 집적 회로 장치에서 안정하계 동작하는 신호 출력 회로 및 그의 전원 배선의 배치

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제1도는 본 발명에 따른 반도체 집적 회로 장치의 칩 레이아웃을 도시한 도면,

제2도 A 및 제2도 B는 본 발명의 제1의 실시예인 데이타 출력 회로의 구조를 도시한 도면,

제3도는 제2도 A 및 제2도 B에 도시한 회로의 동작을 도시한 신호 파형도.

Claims

하나의 칩에 형성된 반도체 집적 회로 장치에 있어서, 상기 칩에 형성되어 소정의 전위를 받는 패드, 상기패드에 접속되어 상기 소정의 전위를 전달하는 도체선, 상기 도체선을 거쳐 상기 소정의 전위를 받고, 받은 제1의 데이타 신호에 따라 상기 소정의 전위 레벨의 출력 신호를 제1의 출력 노드에 발생하는 제1의 출력 수단과, 상기 도체선을 거쳐 상기 소정의 전위를 받고, 받은 제2의 데이타 신호에 따라 상기 소정의 전위 레벨의 출력 신호를 제2의 출력 노드에 발생하는 제2의 출력 수단을 포함하며, 상기 도체선을 따른 상기 패드와 상기 제2의 출력 수단 사이의 거리는 상기 제1의 출력 수단과 상기 패드사이의 거리보다 크고, 상기 제2의 출력 수단은 상기 제1의 출력 수단에 비해 상기 제2의 출력 노드를 구동하는 속도를 증가시키는 조정 수단을 구비하는 반도체 집적 회로 장치.
제1항에 있어서, 상기 제1의 출력 수단은 상기 소정의 전위 레벨로 상기 제1의 출력 노드를 구동하는 제1의 스위칭 수단 및 상기 제1의 데이타 신호에 따라 제1의 타이밍에서 상기 제1의 스위칭 수단을 활성화 하는 제1의 구동 수단을 구비하고, 상기 제2의 출력 수단은 상기 소정의 전위 레벨로 상기 제2의 출력 노드를 구동하는 제2의 스위칭 수단 및 상기 제2의 데이타 신호에 따라 상기 제1의 타이밍보다 빠른 제2의 타이밍에서 상기 제2의 스위칭 수단을 활성화하는 제2의 구동 수단을 구비하는 반도체 집적 회로 장치.
제2항에 있어서, 상기 제1의 구동 수단은 상기 제1의 데이타를 제1의 지연 시간만큼 지연시키는 제1의 지연수단을 구비하고 상기 제2의 구동 수단은 상기 제1의 지연 시간보다 짧은 제2의 지연 시간만큼 상기 제2의 데이타신호를 지연시키는 제2의 지연 수단을 구비하는 반도체 집적 회로 장치.
제1항에 있어서, 상기 제1의 출력 수단은 제1의 속도로 상기 소정의 전위 레벨로 상기 제1의 출력 노드를 구동하는 제1의 스위칭 수단, 상기 제1의 속도보다 빠른 제2의 속도로 상기 소정의 전위 레벨로 상기 제1의 출력 노드를 구동하는 제2의 스위칭 수단, 상기 제1의 데이타 신호를 각각 상기 제1의 스위칭 수단을 활성화하는 제1의 구동 수단 및 상기 제1의 데이타 신호에 따라 제1의 타이밍에서 상기 제1의 스위칭 수단을 활성화하고 상기 제 1의 타이밍보다 늦은 제2의 타이밍에서 상기 제2의 스위칭 수단을 활성화하는 제2의 구동 수단을 구비하고, 상기 제2의 출력 수단은 상기 제1의 속도로 상기 제2의 출력 로드를 구동하는 제3의 스위칭 수단, 상기 제2의 속도로 상기 제2의 출력 노드를 구동하는 제4의 스위칭 수단, 상기 제2의 데이타 신호에 따라 상기 제3의 스위치 수단을 활성화하는 제3의 구동 수단 및 상기 제2의 데이타 신호에 따라 상기 제1의 타이밍보다 빠른 제3의 타이밍에서 상기 제3의 스위칭 수단은 활성화하고 상기 제3의 타이밍보다 작고 상기 제2의 타이밍보다 다른 제4의 타이밍에서 상기 제4의 스위치 수단을 활성화하는 제4의 구동 수단을 구비하는 반도체 집적 회로 장치.
제1항에 있어서, 상기 제1의 출력 수단은 제1의 속도로 상기 소정의 전위 레벨로 상기 제1의 출력 노드를 구동하는 제1의 스위칭 수단, 상기 제1의 데이타 신호에 따라 상기 제1의 속도보다 다른 제2의 속도로 상기 제1의 출력 노드를 상기 소정의 전위 레벨로 구동하는 제2의 스위칭 수단, 상기 도체선에 결합된 노드와 상기 제1의 스위칭 수단사이에 접속된 제1의 저항 수단, 상기 제1의 데이타 신호에 따라 상기 제1의 스위칭 수단을 활성화하는 제1의 구동 수단 및 상기 제1의 데이타 신호에 따라 상기 제1의 스위칭 수단의 활성화보다 늦은 제1의 타이밍에서 상기 제2의 스위칭 수단은 활성화하는 제2의 구동수단은 구비하고, 상기 제2의 출력 수단은 제1의 극도로 상기 제2의 출력 노드를 상기 소정의 전위 레벨로 구동하는 제3의 스위칭 수단, 제2의 속도로 상기 출력 노드를 상기 소정의 전위 레벨로 구동하는 제4의 스위칭 수단, 상기 제2의 데이타 신호에 따라 상기 제3의 스위칭 수단을 활성화하는 제3의 구동 수단, 상기 제2의 데이타 신호에 따라 상기 제1의 타이밍보다 늦은 제2의 타이밍에서 상기 제4의 스위칭 수단을 활성화하는 제4의 구동 수단 및 상기 도체선에 접속된 노드와 상기 제3의 스위칭 수단사이에 접속된 제2의 저항 수단은 구비하는 반도체 집적 회로 장치.
제5항에 있어서, 상기 제1 및 제3의 스위칭 수단은 각각 절연 게이트형 트랜지스터를 포함하고, 상기 제1의 저항 수단은 상기 제1의 구동 수단의 출력에 따르는 절연 게이트형 트랜지스터를 포함하고, 상기 제2의 저항 수단은 상기 제3의 구동 수단의 출력에 따르는 절연 게이트형 트랜지스터를 포함하는 반도체 집적 회로 장치.
제1항에 있어서, 상기 제1의 출력 수단은 제1의 전류 구동력으로 상기 제1의 출력 노드를 구동하는 제1의 스위칭 수단 및 상기 제1의 데이타 신호에 따라 상기 제1의 스위칭 수단을 활성화하는 제1의 구동수단을 구비하고, 상기 제1의 출력 수단은 상기 제1의 전류 구동력보다 큰 제2의 전류 구동력으로 상기 제2의 출력 노드를 상기 소정의 전위 레벨로 구동하는 제2의 스위칭 수단 및 상기 제2의 출력 노드에 따라 상기 제2의 스위칭 수단을 활성화하는 제2의 구동 수단을 구비하는 반도체 집적 회로 장치.
제7항에 있어서, 상기 제1의 스위칭 수단은 제1의 사이즈를 갖는 절연 게이트형 트랜지스터를 포함하고, 상기 제2의 스위칭 수단은 상기 제1의 사이즈보다 작은 제2의 사이즈를 갖는 천연 게이트형 트랜지스터를 포함하는 반도체 집적 회로 장치.
제1항에 있어서, 상기 제1의 출력 수단은 상기 제1의 데이타 신호에 따라 상기 제1의 출력 노드를 상기 소정의 전위 레벨로 구동하는 제1의 스위칭 수단 및 상기 도체선에 접속된 노드를 상기 제1의 스위칭 수단사이에 접속되는 제1의 저항값(Ra)를 갖는 제1의 저항 수단을 구비하고, 상기 제2의 출력 수단은 상기 제2의 데이타 신호에 따라 상기 제2의 출력 노드를 상기 소정의 전위 레벨로 구동하는 제2의 스위칭 수단 및 상기 도체선에 접속된 노드와 상기 제2의 스위칭 수단사이에 접속되고 상기 제1의 저항값보다 작은 제2의 저항값(Rb)를 갖는 제2의 저항 수단은 구비하는 반도체 집적 회로 장치.
제1항에 있어서, 상기 도체선은 단위 길이당 제1의 저항을 갖고 상기 제1의 출력 수단에 결합된 제1의 부분 및 단위 길이당 제2의 저항을 갖고 상기 제2의 출현 수단에 결합된 제2의 부분을 구비하고, 상기 제2의 저항은 상기 제1의 저항보다 작은 반도체 집적 회로 장치.
제1항에 있어서, 상기 도체선은 평행하게 마련된 여러개의 배선을 구비하고, 배선은 상기 제1 및 제2의 출력수단에 대하여 배타적으로 사용되는 반도체 집적 회로 장치.
제1항에 있어서, 상기 패드는 제1의 패드 및 제2의 패드를 구비하고, 상기 도체선은 상기 제1 및 제2의 패드중의 하나에만 접속되는 반도체 집적 회로 장치.
제1항에 있어서, 상기 도체선은 상기 칩의 주위를 따라 형성되어 일부가 오픈된 오픈 루프를 형성하는 반도체 집적 회로 장치.
제1항에 있어서, 상기 반도체 집적 회로 장치는 여러개의 메모리 셀을 갖는 메모리 셀 어레이를 또 포함하며, 상기 제1 및 제2의 출력 수단은 출력 인에이블 신호에 의해 인에이블되고, 상기 제1 및 제2의 데이타 신호로서 상기 메모리 셀 어레이에서 선택된 메모리 셀에서 리드된 데이타를 받아서 상기 제1 및 제2의 출력 신호를 파라렐로 발생하는 반도체 집적 회로 장치.
반도체칩에 마련되어 외부에서 인가된 소정의 전위를 받는 패드, 상기 패드에서 전원선을 거쳐 상기 소정의 전위를 받아서 반도체 칩의 내부에서 받은 데이타의 레벨에 대응하는 데이타 핀에 상기 소정의 전위를 마련하는 제1의 데이타 출력 수단과 상기 반도체 집에서 상기 제1의 데이타 출력 수단 보다 상기 패드에서 더 멀리 마련되고, 상기 패드에서 전원선은 거쳐 상기 소정의 전위를 받아서, 반도체 칩의 내부에서 받은 데이타의 레벨에 대응하는 데이타 핀에 상기 소정의 전위를 마련하는 제2의 데이타 출력 수단을 포함하며, 상기 제1의 데이타 출력수단은 상기 전원선과 상기 반도제 칩에 마련된 데이타 핀사이에 접속되고 도통에서 소정의 시간후 전류 구동력이 향상되는 스위칭 수단을 구비하고, 상기 제2의 출력 수단은 상기 전원선과 상기 데이타 핀사이에 접속되고 도통에서 상기 소정의 시간보다짧은 시간후 전류 구동력이 향상되는 스위칭 수단을 구비하는 반도체 집적 회로 장치.
반도체 칩에 마련되어 의부에서 인가된 소정의 전위를 받는 패드, 상기 패드에서 전원 배선을 거쳐 상기 소정의 전위를 받아서 반도체 칩의 내부에서 받는 데이타의 레벨에 대응하는 데이타 핀에 상기 소정의 전위를 마련하는 제1의 데이타 출력 수단과 상기 반도체 칩에서 상기 제1의 데이타 출력 수단 보다 상기 패드에 더 가까운 위치에 마련되고, 상기 패드에서 전원배선을 거쳐 상기 소정의 전위를 받아서, 반도체 칩의 내부에서 받은 데이타의 레벨에 대응하는 데이타 핀에 상기 소정의 전위를 마련하는 제2의 데이타 출력 수단을 포함하며, 상기 제1의 데이타 출력 수단은 상기 반도체 칩에 마련된 데이타 핀과 상기 전원 배선사이에 접속된 스위칭 수단을 구비하고, 상기 제2의 데이타 출력 수단은 상기 제1의 데이타 출력 수단의 스위칭 수단보다 큰 전류 구동력을 갖고 상기 소정의 전위를 마련하는 스위칭 수단을 구비하는 반도체 집적 회로 장치.
반도체 칩에 마련되어 외부에서 인가된 소정의 전위를 받는 패드, 상기 패드에서 전원 배선을 거쳐 상기 소정의 전위를 받아서 반도체 칩의 내부에서 받는 데이타의 레벨에 대응하는 데이타 핀에 상기 소정의 전위를 마련하는 제1의 데이타 출력 수단과 상기 반도체 칩에서 상기 제1의 데이타 출력 수단 보다 상기 패드시 더 가까운 위치에 마련되고, 상기 패드에서 전원배선보다 높은 단위 길이당 저항을 갖는 전원선을 거쳐 상기 소정의 전위를 받아서, 상기 반도체 칩의 내부에서 받는 데이타의 레벨에 대응하는 데이타 핀에 상기 소정의 전위를 마련하는 제2의 데이타 출력 수단을 포함하며, 상기 제1의 데이타 출력 수단은 상기 반도체 칩에 마련된 데이타 핀과 상기 전원 배선사이에 접속된 스위칭 수단을 구비하고, 상기 제2의 데이타 출력 수단은 동일한 반도체 칩에 마련된 데이타 핀과 상기 전원 배선사이에 접속된 스위칭 수단을 구비하는 반도체 집적 회로 장치.
반도체 칩에 마련되어 외부에서 인가된 소청의 전위를 받는 패드와, 상기 패드에 접속된 여러개의 분리되어 마련된 전원 배선은 포함하며, 상기 전원 배선의 각각은 따른 내부 기능 회로에 배타적으로 사용되는 반도체 집적 회로 장치.
반도체 칩에 마련되어 외부에서 인가된 소정의 진위를 받는 패드와 상기 패드에 접속되고 상기 반도체 칩의 바깥둘레를 따라 루프로 형성된 전원 배선을 포함하며, 상기 루프는 오픈 부분을 갖는 반도체 집적 회로 장치.
제1의 데이타를 마련하는 제1의 출력 노드, 제2의 데이타를 마련하는 상기 제2의 출력 노드 및 상기 제1의 출력 노드에서 멀고 상기 제2의 출력 노드에 가깝게 마련되어 소정의 전위를 받는 전원 패드를 포함하는 반도체 집적 회로 장치의 구동 방법에 있어서, 제1의 속도로 제1의 내부 데이타에 따라 상기 소정의 전위로 제1의 출력 노드를 구동하는 스템, 상기 제1의 속도의 구동후 상기 제1의 속도보다 다른 제2의 속도로 상기 제1의 내부 데 이타에 따라 상기 소정의 전위로 상기 제1의 출력 노드를 구동하는 스템, 제3의 속도로 제2의 내부 데이타에 따라 상기 소정의 전위로 상기 제2의 출력 노드를 구동하는 스템과, 상기 제3의 속도의 구동후 상기 제3의 속도보다 빠른 제4의 속도로 상기 제2의 내부 데이타에 따라 상기 소정의 전위로 상기 제2의 출력 노드를 구동하는 스템을 포함하며, 상기 제3 및 제4의 속도의 각각은 상기 패드와 상기 제1 및 제2의 출력 노드사이의 거리 변동이 캔슬되도록 상기 제1의 제2의 속도에 하락 결정되는 반도체 집적 회로 장치 구동 방법.

※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.