JPH10125793A - 低消費電力集積回路装置 - Google Patents
低消費電力集積回路装置Info
- Publication number
- JPH10125793A JPH10125793A JP8282454A JP28245496A JPH10125793A JP H10125793 A JPH10125793 A JP H10125793A JP 8282454 A JP8282454 A JP 8282454A JP 28245496 A JP28245496 A JP 28245496A JP H10125793 A JPH10125793 A JP H10125793A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- module
- integrated circuit
- supplied
- cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
- G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 集積回路のパフォーマンスを維持しつつ、回
路の消費電力を低減することである。 【解決手段】 複数の電源電圧により動作する低消費電
力集積回路装置において、複数の電源電圧が供給される
モジュール１を備える。このモジュール１に備わるセル
３をロウ毎若しくはカラム毎に分けて高電圧電源線７及
び低電圧電源線５により複数の電源電圧が供給されるよ
うにしてある。
路の消費電力を低減することである。 【解決手段】 複数の電源電圧により動作する低消費電
力集積回路装置において、複数の電源電圧が供給される
モジュール１を備える。このモジュール１に備わるセル
３をロウ毎若しくはカラム毎に分けて高電圧電源線７及
び低電圧電源線５により複数の電源電圧が供給されるよ
うにしてある。
Description
【０００１】
【発明の属する技術分野】この発明は、集積回路装置に
関し、特に、多電源を有する集積回路装置の低消費電力
化を図る技術に関する。
関し、特に、多電源を有する集積回路装置の低消費電力
化を図る技術に関する。
【０００２】
【従来の技術】近年、半導体集積回路（ＬＳＩ）の消費
電力は増加の一途を辿り、例えば、ＭＰＵやＤＳＰでは
８０年には数１０ｍＷだった消費電力が、最近は数Ｗを
超えるものも少なくない。チップの消費電力が数Ｗを越
えると、安価なプラスチックパッケージに収納すること
が出来なくなり、実装コスト、冷却コストがかさんでし
まう。また、最近携帯機器が注目されているが、電池で
長時間駆動できるように消費電力を極力抑える必要であ
る。このような状況下においては、ＬＳＩの省電力化が
重要な課題となってきている。例えば、ＣＭＯＳ回路の
低電力化の技術は、負荷容量、スイッチング確率を低減
する等様々なアプローチがあるが、消費電力は印加され
ている電源電圧の二乗に比例する為、電源電圧を下げる
方法は特に効果的である。
電力は増加の一途を辿り、例えば、ＭＰＵやＤＳＰでは
８０年には数１０ｍＷだった消費電力が、最近は数Ｗを
超えるものも少なくない。チップの消費電力が数Ｗを越
えると、安価なプラスチックパッケージに収納すること
が出来なくなり、実装コスト、冷却コストがかさんでし
まう。また、最近携帯機器が注目されているが、電池で
長時間駆動できるように消費電力を極力抑える必要であ
る。このような状況下においては、ＬＳＩの省電力化が
重要な課題となってきている。例えば、ＣＭＯＳ回路の
低電力化の技術は、負荷容量、スイッチング確率を低減
する等様々なアプローチがあるが、消費電力は印加され
ている電源電圧の二乗に比例する為、電源電圧を下げる
方法は特に効果的である。
【０００３】しかし、電源電圧を下げると、トランジス
タのドレイン電流が減少する為、回路の遅延時間が増大
し、ＬＳＩの処理能力が落ちる恐れがある。従来技術で
は、消費電力を低減しつつ、ＬＳＩの処理能力を維持す
る為に、様々な手法が提案されている。
タのドレイン電流が減少する為、回路の遅延時間が増大
し、ＬＳＩの処理能力が落ちる恐れがある。従来技術で
は、消費電力を低減しつつ、ＬＳＩの処理能力を維持す
る為に、様々な手法が提案されている。
【０００４】図７は、従来の半導体集積回路を示す図で
ある。この半導体集積回路９は、同一チップ上で異なる
電源電圧を用いて動作するものであり、低電力セル領域
２１と、高電圧セル領域２３と、を有するものである。
このように、必要に応じてモジュール単位で印加する電
源電圧を変えるように構成にすることで、消費電力の低
減を図ることができる。
ある。この半導体集積回路９は、同一チップ上で異なる
電源電圧を用いて動作するものであり、低電力セル領域
２１と、高電圧セル領域２３と、を有するものである。
このように、必要に応じてモジュール単位で印加する電
源電圧を変えるように構成にすることで、消費電力の低
減を図ることができる。
【０００５】
【発明が解決しようとする課題】しかしながら、モジュ
ール内の全ての駆動電圧を下げてしまっては、回路に要
求されている動作スピードを守りきれない場合がある。
例えば、大きな容量負荷を駆動するモジュール外と接続
するセルは、電源電圧を下げたことによって駆動能力が
下がり、ディレイの増加が著しくなる。このようなセル
が、タイミング的に厳しい信号経路（クリティカルパ
ス）上にあると、チップ全体のパフォーマンスに大きな
悪影響がでる。また、このようなセルでは、自身のゲー
トのスイッチングに要する時間が長くなり、貫通電流の
増加に伴うセル内の消費電力の増加が起こり得る。さら
に、この影響は大きな出力波形の鈍りとなって次段の回
路にもディレイ・消費電力の両面の悪影響を及ぼす。
ール内の全ての駆動電圧を下げてしまっては、回路に要
求されている動作スピードを守りきれない場合がある。
例えば、大きな容量負荷を駆動するモジュール外と接続
するセルは、電源電圧を下げたことによって駆動能力が
下がり、ディレイの増加が著しくなる。このようなセル
が、タイミング的に厳しい信号経路（クリティカルパ
ス）上にあると、チップ全体のパフォーマンスに大きな
悪影響がでる。また、このようなセルでは、自身のゲー
トのスイッチングに要する時間が長くなり、貫通電流の
増加に伴うセル内の消費電力の増加が起こり得る。さら
に、この影響は大きな出力波形の鈍りとなって次段の回
路にもディレイ・消費電力の両面の悪影響を及ぼす。
【０００６】このため、ブロックあるいはモジュールと
いった大きな単位での電源電圧の変更では、期待してい
た程、消費電力削減によるメリットが得られなかった
り、あるいは、パフォーマンスの著しい悪化が起こるな
どの問題点があった。
いった大きな単位での電源電圧の変更では、期待してい
た程、消費電力削減によるメリットが得られなかった
り、あるいは、パフォーマンスの著しい悪化が起こるな
どの問題点があった。
【０００７】本発明は上記事情に鑑みてなされたもので
あり、その目的とするところは、集積回路のパフォーマ
ンスを維持しつつ、回路の消費電力を低減することが出
来る低消費電力集積回路を提供することにある。
あり、その目的とするところは、集積回路のパフォーマ
ンスを維持しつつ、回路の消費電力を低減することが出
来る低消費電力集積回路を提供することにある。
【０００８】
【課題を解決するための手段】上記目的を達成するた
め、請求項１の発明は、複数の電源電圧により動作する
低消費電力集積回路装置において、前記複数の電源電圧
が供給されるモジュールを備えることを特徴とする。
め、請求項１の発明は、複数の電源電圧により動作する
低消費電力集積回路装置において、前記複数の電源電圧
が供給されるモジュールを備えることを特徴とする。
【０００９】請求項２の発明は、前記請求項１における
前記モジュールは、そのモジュールに備わるセルをロウ
毎若しくはカラム毎に分けて前記複数の電源電圧のうち
の１つがそれぞれセルごと供給されることを特徴とす
る。
前記モジュールは、そのモジュールに備わるセルをロウ
毎若しくはカラム毎に分けて前記複数の電源電圧のうち
の１つがそれぞれセルごと供給されることを特徴とす
る。
【００１０】請求項３の発明は、前記請求項２における
前記モジュールは、そのモジュールの中央部に設けら
れ、第１の電源電圧が供給される第１のセルと、そのモ
ジュールの外周縁部に設けられ、前記第１の電源電圧よ
り高い第２の電源電圧が供給される第２のセルと、を含
むことを特徴とする。
前記モジュールは、そのモジュールの中央部に設けら
れ、第１の電源電圧が供給される第１のセルと、そのモ
ジュールの外周縁部に設けられ、前記第１の電源電圧よ
り高い第２の電源電圧が供給される第２のセルと、を含
むことを特徴とする。
【００１１】請求項４の発明は、前記請求項２における
前記モジュールは、モジュール内部でデータの入力若し
くは出力を行い、第１の電源電圧が供給される第１のセ
ルと、モジュール外部とのデータの入力若しくは出力を
行い、前記第１の電源電圧より高い第２の電源電圧が供
給される第２のセルと、を備えることを特徴とする。
前記モジュールは、モジュール内部でデータの入力若し
くは出力を行い、第１の電源電圧が供給される第１のセ
ルと、モジュール外部とのデータの入力若しくは出力を
行い、前記第１の電源電圧より高い第２の電源電圧が供
給される第２のセルと、を備えることを特徴とする。
【００１２】請求項５の発明は、前記請求項２乃至４に
おける前記モジュールは、前記複数の電源電圧の電源線
のグランド電源線の系統を分けて設けることを特徴とす
る。
おける前記モジュールは、前記複数の電源電圧の電源線
のグランド電源線の系統を分けて設けることを特徴とす
る。
【００１３】請求項６の発明は、複数の電源電圧により
動作する低消費電力集積回路装置において、ロウ毎若し
くはカラム毎に分けて前記複数の電源電圧のうちの１つ
が供給されるセルを複数有するモジュールと、前記モジ
ュールに供給する複数の電源電圧を発生させる電圧発生
部と、を備えることを特徴とする。
動作する低消費電力集積回路装置において、ロウ毎若し
くはカラム毎に分けて前記複数の電源電圧のうちの１つ
が供給されるセルを複数有するモジュールと、前記モジ
ュールに供給する複数の電源電圧を発生させる電圧発生
部と、を備えることを特徴とする。
【００１４】請求項７の発明は、前記請求項６における
前記電圧発生部は、前記モジュールに備わるセルのロウ
毎若しくはカラム毎に電源電圧を変化して供給すること
を特徴とする。
前記電圧発生部は、前記モジュールに備わるセルのロウ
毎若しくはカラム毎に電源電圧を変化して供給すること
を特徴とする。
【００１５】
【発明の実施の形態】以下、本発明に係る低消費電力集
積回路装置の実施形態について、図面を参照しながら詳
細に説明する。
積回路装置の実施形態について、図面を参照しながら詳
細に説明する。
【００１６】第１の実施形態 図１は、第１の実施形態の低消費電力集積回路装置のモ
ジュールを示す図である。このモジュール１は、セルカ
ラム毎に供給電圧を変えたチップの一部を拡大して示し
たものである。ここで、「セルカラム毎に」なる語は、
「セルの並び毎に」を意味するのもである。従って、対
比する語として「セルロウ毎に」なる語があるが、これ
を含む概念であるものとして以下の説明を行う。
ジュールを示す図である。このモジュール１は、セルカ
ラム毎に供給電圧を変えたチップの一部を拡大して示し
たものである。ここで、「セルカラム毎に」なる語は、
「セルの並び毎に」を意味するのもである。従って、対
比する語として「セルロウ毎に」なる語があるが、これ
を含む概念であるものとして以下の説明を行う。
【００１７】図１に示すモジュール１の内部の長方形は
セル３を示す。この各セル３を貫いている線分は、セル
カラム毎に異なる電位を供給する電源線５，７を表して
いる。図１の例では、２つの電源が供給されていて、図
面に向かって左から１，３，６番目のセルカラムには高
電圧電源線７が各セルを貫いており、高電源電圧が供給
される。また、その他のセルカラムには、低電圧電源線
５が各セルを貫いており、低電源が供給される。各セル
カラムの周辺には、それぞれの電源を供給する電源線が
敷設されていて、この電源線を介して各セルカラムに電
源を供給する。これらセルカラム周辺の電源線は、Ｉ／
Ｏ領域の電源線（図示せず）と接続されており、各セル
カラムへ電源を供給する。
セル３を示す。この各セル３を貫いている線分は、セル
カラム毎に異なる電位を供給する電源線５，７を表して
いる。図１の例では、２つの電源が供給されていて、図
面に向かって左から１，３，６番目のセルカラムには高
電圧電源線７が各セルを貫いており、高電源電圧が供給
される。また、その他のセルカラムには、低電圧電源線
５が各セルを貫いており、低電源が供給される。各セル
カラムの周辺には、それぞれの電源を供給する電源線が
敷設されていて、この電源線を介して各セルカラムに電
源を供給する。これらセルカラム周辺の電源線は、Ｉ／
Ｏ領域の電源線（図示せず）と接続されており、各セル
カラムへ電源を供給する。
【００１８】なお、各セルカラムの電位は、任意に決め
て良く、セルカラム周辺の該当する電位の電源線とセル
カラム上の電源線とを接続すれば良い。セルカラムの電
位を変更したい場合には、セルカラム上の電源線と接続
する相手となる周辺の電源線とを変えることで達成でき
る。
て良く、セルカラム周辺の該当する電位の電源線とセル
カラム上の電源線とを接続すれば良い。セルカラムの電
位を変更したい場合には、セルカラム上の電源線と接続
する相手となる周辺の電源線とを変えることで達成でき
る。
【００１９】このように、集積回路装置のモジュールの
内部で高電圧電源線と低電圧電源線とを設けることで、
回路のパフォーマンスを維持しつつ、回路の消費電力を
低減することができる。
内部で高電圧電源線と低電圧電源線とを設けることで、
回路のパフォーマンスを維持しつつ、回路の消費電力を
低減することができる。
【００２０】図２は、図１に説明したモジュールの構造
を集積回路装置に適用した例を示したものである。この
集積回路９は、モジュール毎に図１で説明した構造を有
するもので、図１のセル３は、図面の簡略化のため、ま
とめてセルカラム１１として図示してある。各セルカラ
ム１１には高電圧電源線７若しくは低電圧電源線５が貫
かれており、各セルカラム１１は、これら電源線から電
源を供給する。各モジュール間には、Ｉ／Ｏ領域（図示
せず）の電源と接続のある電源線が敷設された構造とな
っている。
を集積回路装置に適用した例を示したものである。この
集積回路９は、モジュール毎に図１で説明した構造を有
するもので、図１のセル３は、図面の簡略化のため、ま
とめてセルカラム１１として図示してある。各セルカラ
ム１１には高電圧電源線７若しくは低電圧電源線５が貫
かれており、各セルカラム１１は、これら電源線から電
源を供給する。各モジュール間には、Ｉ／Ｏ領域（図示
せず）の電源と接続のある電源線が敷設された構造とな
っている。
【００２１】ここで、セルカラム上の電源線は、縦方向
のみや横方向のみとするような同一方向に敷設するよう
にしてもよく、図示のように、縦方向及び横方向を混在
して敷設するようにしてもよい。また、ＲＡＭやＲＯＭ
等のハードメガセル１３と混在するような構成にしても
よい。なお、一部の既設計マクロを混在させる場合に
は、そのマクロの動作に必要な電源を供給するようにす
ればよい。
のみや横方向のみとするような同一方向に敷設するよう
にしてもよく、図示のように、縦方向及び横方向を混在
して敷設するようにしてもよい。また、ＲＡＭやＲＯＭ
等のハードメガセル１３と混在するような構成にしても
よい。なお、一部の既設計マクロを混在させる場合に
は、そのマクロの動作に必要な電源を供給するようにす
ればよい。
【００２２】図２のように集積回路を構成することで、
上記図１の構成の効果に加えて、低消費電力を図った既
設計のモジュールをそのまま使うことができるので、さ
らに、設計期間の短縮を図ることが出来る。
上記図１の構成の効果に加えて、低消費電力を図った既
設計のモジュールをそのまま使うことができるので、さ
らに、設計期間の短縮を図ることが出来る。
【００２３】図３は、本実施形態の他の実施例を示した
図である。この集積回路装置には、電圧発生部１５が設
けられている。この電圧発生部１５は高電圧及び低電圧
の２種類の電圧を供給することができる。高電圧は高電
圧電源線７により各モジュールの所定のセルカラム１１
に供給され、また、低電圧は低電圧電源線５により各モ
ジュールの所定のセルカラム１１に供給される。このよ
うに構成することで、集積回路内で各セルカラムに電源
の供給行うことができるので、集積回路外部から供給す
る必要がなくなる。これにより、より汎用性の高い集積
回路となる。
図である。この集積回路装置には、電圧発生部１５が設
けられている。この電圧発生部１５は高電圧及び低電圧
の２種類の電圧を供給することができる。高電圧は高電
圧電源線７により各モジュールの所定のセルカラム１１
に供給され、また、低電圧は低電圧電源線５により各モ
ジュールの所定のセルカラム１１に供給される。このよ
うに構成することで、集積回路内で各セルカラムに電源
の供給行うことができるので、集積回路外部から供給す
る必要がなくなる。これにより、より汎用性の高い集積
回路となる。
【００２４】また、各セルカラムに供給する電源電圧を
必要に応じて変化することができるような構成にしても
よい。このような構成にすることで、集積回路の消費電
力をさらに低減することができる。
必要に応じて変化することができるような構成にしても
よい。このような構成にすることで、集積回路の消費電
力をさらに低減することができる。
【００２５】第２の実施形態 次に、本発明に係る低消費電力集積回路装置の第２の実
施形態について、図面を参照しながら詳細に説明する。
図４は、第２の実施形態の低消費電力集積回路装置のモ
ジュールを示す図である。このモジュールは、多電源電
圧が供給される集積回路の一部を示したものである。本
実施形態においても、２つの電源を供給する様子を示し
た。図４の中央の領域のセルカラム群１７（破線内部）
は、全て低電圧電源線５から低電源電圧が供給されてる
ようにしてある。一方、その周辺領域であって、モジュ
ールの外周縁部にはセルカラム群１９（点線内部）が設
けられ、高電圧電源線７から高電源電圧が供給されるよ
うにしてある。また、低電源電圧を供給している領域の
外周には、リング状の電源配線が敷設されていて、この
電源線にはチップのＩ／Ｏ領域（図示せず）から電源が
供給されている。一方、高い電源電圧が供給されている
セルカラムと低電圧供給用のリング配線との間には、高
電源電圧を供給する電源配線を敷設しており、同じくＩ
／Ｏ領域（図示せず）から電源の供給を受ける。
施形態について、図面を参照しながら詳細に説明する。
図４は、第２の実施形態の低消費電力集積回路装置のモ
ジュールを示す図である。このモジュールは、多電源電
圧が供給される集積回路の一部を示したものである。本
実施形態においても、２つの電源を供給する様子を示し
た。図４の中央の領域のセルカラム群１７（破線内部）
は、全て低電圧電源線５から低電源電圧が供給されてる
ようにしてある。一方、その周辺領域であって、モジュ
ールの外周縁部にはセルカラム群１９（点線内部）が設
けられ、高電圧電源線７から高電源電圧が供給されるよ
うにしてある。また、低電源電圧を供給している領域の
外周には、リング状の電源配線が敷設されていて、この
電源線にはチップのＩ／Ｏ領域（図示せず）から電源が
供給されている。一方、高い電源電圧が供給されている
セルカラムと低電圧供給用のリング配線との間には、高
電源電圧を供給する電源配線を敷設しており、同じくＩ
／Ｏ領域（図示せず）から電源の供給を受ける。
【００２６】このように、モジュール内部に低電圧を供
給するセルカラム群を配置し、その周辺部に高電圧を供
給するセルカラム群を配置する構成にしたのは、一般的
にモジュール外部のセルとのデータ等の入出力をする必
要のあるセルがモジュールの内周部に多く存在するとい
う経験的事実に基づくためである。このモジュール外部
のセルとのデータ等の入出力をする場合には、一般的に
配線長が長くなるため、高電圧を供給する必要がある。
一方、モジュール内部でのみデータ等の入出力をする場
合には、一般的には配線長は比較的短くて済むため、低
電圧を供給すればよい場合が多い。以上の理由から、上
記の如く構成したものである。
給するセルカラム群を配置し、その周辺部に高電圧を供
給するセルカラム群を配置する構成にしたのは、一般的
にモジュール外部のセルとのデータ等の入出力をする必
要のあるセルがモジュールの内周部に多く存在するとい
う経験的事実に基づくためである。このモジュール外部
のセルとのデータ等の入出力をする場合には、一般的に
配線長が長くなるため、高電圧を供給する必要がある。
一方、モジュール内部でのみデータ等の入出力をする場
合には、一般的には配線長は比較的短くて済むため、低
電圧を供給すればよい場合が多い。以上の理由から、上
記の如く構成したものである。
【００２７】また、本実施形態の構成では、高電圧側の
グランド線と低電圧側のグランド線を分けてある。この
ように構成することで、高電圧側及び低電圧側の相互に
ノイズによる影響を低減することが出来る。
グランド線と低電圧側のグランド線を分けてある。この
ように構成することで、高電圧側及び低電圧側の相互に
ノイズによる影響を低減することが出来る。
【００２８】図５は、図４に説明した２電源系のレイア
ウトを集積回路装置全体に適用した例を示したものであ
る。この集積回路９はモジュール毎に図４で説明した構
造を有するもので、各セルカラム１１には高電圧電源線
７若しくは低電圧電源線５が貫かれており、各セルカラ
ム１１は、これら電源線から電源を供給する。各モジュ
ール間には、Ｉ／Ｏ領域（図示せず）の電源と接続のあ
る電源線が敷設された構造となっている。また、各領域
の境界には、Ｉ／Ｏ領域（図示せず）からの電源線を敷
設して、各領域への電源供給を行う。
ウトを集積回路装置全体に適用した例を示したものであ
る。この集積回路９はモジュール毎に図４で説明した構
造を有するもので、各セルカラム１１には高電圧電源線
７若しくは低電圧電源線５が貫かれており、各セルカラ
ム１１は、これら電源線から電源を供給する。各モジュ
ール間には、Ｉ／Ｏ領域（図示せず）の電源と接続のあ
る電源線が敷設された構造となっている。また、各領域
の境界には、Ｉ／Ｏ領域（図示せず）からの電源線を敷
設して、各領域への電源供給を行う。
【００２９】ここで、セルカラム上の電源線は、縦方向
のみや横方向のみとするような同一方向に敷設するよう
に設けてもよく、図示のように、縦方向及び横方向を混
在して敷設するようにしてもよい。また、ＲＡＭやＲＯ
Ｍ等のハードメガセル１３と混在するような構成にして
もよい。なお、一部の既設計マクロを混在させる場合に
は、そのマクロの動作に必要な電源を供給するようにす
ればよい。
のみや横方向のみとするような同一方向に敷設するよう
に設けてもよく、図示のように、縦方向及び横方向を混
在して敷設するようにしてもよい。また、ＲＡＭやＲＯ
Ｍ等のハードメガセル１３と混在するような構成にして
もよい。なお、一部の既設計マクロを混在させる場合に
は、そのマクロの動作に必要な電源を供給するようにす
ればよい。
【００３０】図５のように集積回路を構成することで、
上記図４の構成の効果に加えて、低消費電力を図った既
設計のモジュールをそのまま使うことができるので、さ
らに、設計期間の短縮を図ることが出来る。
上記図４の構成の効果に加えて、低消費電力を図った既
設計のモジュールをそのまま使うことができるので、さ
らに、設計期間の短縮を図ることが出来る。
【００３１】図６は、本実施形態の他の実施例を示した
図である。この集積回路装置には、電圧発生部１５が設
けられている。この電圧発生部１５は高電圧及び低電圧
の２種類の電圧を供給することができる。高電圧は高電
圧電源線７により各モジュールの所定のセルカラム１１
に供給され、また、低電圧は低電圧電源線５により各モ
ジュールの所定のセルカラム１１に供給される。このよ
うに構成することで、集積回路内で各セルカラムに電源
の供給行うことができるので、集積回路外部から供給す
る必要がなくなる。これにより、より汎用性の高い集積
回路となる。
図である。この集積回路装置には、電圧発生部１５が設
けられている。この電圧発生部１５は高電圧及び低電圧
の２種類の電圧を供給することができる。高電圧は高電
圧電源線７により各モジュールの所定のセルカラム１１
に供給され、また、低電圧は低電圧電源線５により各モ
ジュールの所定のセルカラム１１に供給される。このよ
うに構成することで、集積回路内で各セルカラムに電源
の供給行うことができるので、集積回路外部から供給す
る必要がなくなる。これにより、より汎用性の高い集積
回路となる。
【００３２】以上のように、従来のブロック単位の多電
源系のレイアウト手法では、ブロック内の電源電圧を一
律に下げてしまったため、回路の低電力化をはかって
も、そのデメリットとしてパフォーマンスの劣化が発生
していた。この問題を解決するため、本実施形態では、
セルカラム毎に供給電圧を変えることで、回路のパフォ
ーマンスを維持しつつ、回路の消費電力を低減すること
ができる。
源系のレイアウト手法では、ブロック内の電源電圧を一
律に下げてしまったため、回路の低電力化をはかって
も、そのデメリットとしてパフォーマンスの劣化が発生
していた。この問題を解決するため、本実施形態では、
セルカラム毎に供給電圧を変えることで、回路のパフォ
ーマンスを維持しつつ、回路の消費電力を低減すること
ができる。
【００３３】
【発明の効果】以上説明してきたように、本発明に係る
低消費電力集積回路によれば、集積回路のパフォーマン
スを維持しつつ、回路の消費電力を低減することが出来
る。
低消費電力集積回路によれば、集積回路のパフォーマン
スを維持しつつ、回路の消費電力を低減することが出来
る。
【図１】第１の実施の形態の集積回路の内部モジュール
を示す図である。
を示す図である。
【図２】第１の実施の形態の集積回路を示す図である。
【図３】第１の実施の形態の集積回路内部に、電圧発生
部を設けた回路を示す図である。
部を設けた回路を示す図である。
【図４】第２の実施の形態の集積回路の内部モジュール
を示す図である。
を示す図である。
【図５】第２の実施の形態の集積回路を示す図である。
【図６】第２の実施の形態の集積回路内部モジュールに
電圧発生部を設けた回路を示す図である。
電圧発生部を設けた回路を示す図である。
【図７】従来技術を説明するための図である。
１ 内部モジュール ３ セル ５ 低電圧電源線 ７ 高電圧電源線 ９ 集積回路 １１ セルカラム １３ ハードメガセル １５ 電圧発生部 １７ 低電圧系セルカラム群 １９ 高電圧系セルカラム群 ２１ 低電圧セル領域 ２３ 高電圧セル領域
Claims (7)
- 【請求項１】 複数の電源電圧により動作する低消費電
力集積回路装置において、 前記複数の電源電圧が供給されるモジュールを備えるこ
とを特徴とする低消費電力集積回路装置。 - 【請求項２】 前記モジュールは、 そのモジュールに備わるセルをロウ毎若しくはカラム毎
に分けて前記複数の電源電圧のうちの１つがそれぞれセ
ルごと供給されることを特徴とする請求項１記載の低消
費電力集積回路装置。 - 【請求項３】 前記モジュールは、 そのモジュールの中央部に設けられ、第１の電源電圧が
供給される第１のセルと、 そのモジュールの外周縁部に設けられ、前記第１の電源
電圧より高い第２の電源電圧が供給される第２のセル
と、 を含むことを特徴とする請求項２記載の低消費電力集積
回路装置。 - 【請求項４】 前記モジュールは、 モジュール内部でデータの入力若しくは出力を行い、第
１の電源電圧が供給される第１のセルと、 モジュール外部とのデータの入力若しくは出力を行い、
前記第１の電源電圧より高い第２の電源電圧が供給され
る第２のセルと、 を備えることを特徴とする請求項２記載の低消費電力集
積回路装置。 - 【請求項５】 前記モジュールは、 前記複数の電源電圧の電源線のグランド電源線の系統を
分けて設けることを特徴とする請求項２乃至４記載の低
消費電力集積回路装置。 - 【請求項６】 複数の電源電圧により動作する低消費電
力集積回路装置において、 ロウ毎若しくはカラム毎に分けて前記複数の電源電圧の
うちの１つが供給されるセルを複数有するモジュール
と、 前記モジュールに供給する複数の電源電圧を発生させる
電圧発生部と、を備えることを特徴とする低消費電力集
積回路装置。 - 【請求項７】 前記電圧発生部は、 前記モジュールに備わるセルのロウ毎若しくはカラム毎
に電源電圧を変化して供給することを特徴とする請求項
６記載の低消費電力集積回路装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8282454A JPH10125793A (ja) | 1996-10-24 | 1996-10-24 | 低消費電力集積回路装置 |
| US08/955,530 US5986961A (en) | 1996-10-24 | 1997-10-22 | Semiconductor integrated circuit of low power consumption type |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8282454A JPH10125793A (ja) | 1996-10-24 | 1996-10-24 | 低消費電力集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10125793A true JPH10125793A (ja) | 1998-05-15 |
Family
ID=17652643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8282454A Pending JPH10125793A (ja) | 1996-10-24 | 1996-10-24 | 低消費電力集積回路装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5986961A (ja) |
| JP (1) | JPH10125793A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001118999A (ja) * | 1999-10-15 | 2001-04-27 | Hitachi Ltd | ダイナミック型ｒａｍと半導体装置 |
| US6172895B1 (en) * | 1999-12-14 | 2001-01-09 | High Connector Density, Inc. | High capacity memory module with built-in-high-speed bus terminations |
| US7939856B2 (en) | 2004-12-31 | 2011-05-10 | Stmicroelectronics Pvt. Ltd. | Area-efficient distributed device structure for integrated voltage regulators |
| US7888706B2 (en) * | 2006-05-31 | 2011-02-15 | Infineon Technologies Ag | High-efficiency filler cell with switchable, integrated buffer capacitance for high frequency applications |
| US11908538B2 (en) * | 2020-02-27 | 2024-02-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cell structures and power routing for integrated circuits |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0772991B2 (ja) * | 1988-12-06 | 1995-08-02 | 三菱電機株式会社 | 半導体記憶装置 |
| JPH02246099A (ja) * | 1989-03-20 | 1990-10-01 | Hitachi Ltd | 大規模半導体集積回路装置とその欠陥救済法 |
| JP3057100B2 (ja) * | 1991-02-12 | 2000-06-26 | 株式会社日立製作所 | 半導体集積回路装置 |
| JP3379761B2 (ja) * | 1991-07-02 | 2003-02-24 | 株式会社日立製作所 | 不揮発性記憶装置 |
| US5325336A (en) * | 1992-09-10 | 1994-06-28 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device having power line arranged in a meshed shape |
| JP2792795B2 (ja) * | 1992-10-29 | 1998-09-03 | 三菱電機株式会社 | 半導体集積装置 |
| JP3296142B2 (ja) * | 1995-06-16 | 2002-06-24 | 富士通株式会社 | 半導体メモリ |
| KR100190366B1 (ko) * | 1996-04-10 | 1999-06-01 | 김영환 | 반도체 메모리 장치 및 그 전원인가방법 |
-
1996
- 1996-10-24 JP JP8282454A patent/JPH10125793A/ja active Pending
-
1997
- 1997-10-22 US US08/955,530 patent/US5986961A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5986961A (en) | 1999-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100568075B1 (ko) | 반도체집적회로장치 | |
| US20030141926A1 (en) | Semiconductor integrated circuit device | |
| JP2004186666A (ja) | 半導体集積回路装置 | |
| JP2005065178A (ja) | 半導体集積回路 | |
| US20010019285A1 (en) | Semiconductor integrated circuit for low-voltage high-speed operation | |
| US9124263B2 (en) | Body bias coordinator, method of coordinating a body bias and sub-circuit power supply employing the same | |
| JP2005175003A (ja) | デカップリングコンデンサ及び半導体集積回路 | |
| JP2822781B2 (ja) | マスタスライス方式半導体集積回路装置 | |
| JPH10125793A (ja) | 低消費電力集積回路装置 | |
| US20030038668A1 (en) | Low power operation mechanism and method | |
| JPH06350435A (ja) | パワーダウン回路 | |
| US6838927B2 (en) | Semiconductor integrated circuit with stabilizing capacity | |
| JP2005175269A (ja) | 半導体装置 | |
| JP2972425B2 (ja) | 半導体集積回路 | |
| JP2977321B2 (ja) | マルチプレクサ | |
| US6653693B1 (en) | Semiconductor integrated circuit device | |
| US6727758B2 (en) | Fast cascaded class AB bipolar output stage | |
| US7345524B2 (en) | Integrated circuit with low power consumption and high operation speed | |
| US7212065B2 (en) | Semiconductor integrated circuit device capable of restraining variations in the power supply potential | |
| JP2007517450A (ja) | ロード認知回路装置 | |
| JP3587841B2 (ja) | 半導体集積回路 | |
| JP2004259879A (ja) | レギュレータ内蔵型半導体装置 | |
| EP0395070B1 (en) | Gate array semiconductor integrated circuit | |
| JP4647143B2 (ja) | 半導体集積回路 | |
| EP3343769B1 (en) | Integrated circuit comprising adjustable back biasing of one or more logic circuit regions |