KR950002050A - 반도체 집적회로장치 및 그 제조방법 - Google Patents

반도체 집적회로장치 및 그 제조방법 Download PDF

Info

Publication number
KR950002050A
KR950002050A KR1019940013359A KR19940013359A KR950002050A KR 950002050 A KR950002050 A KR 950002050A KR 1019940013359 A KR1019940013359 A KR 1019940013359A KR 19940013359 A KR19940013359 A KR 19940013359A KR 950002050 A KR950002050 A KR 950002050A
Authority
KR
South Korea
Prior art keywords
logic circuit
circuit block
logic
memory blocks
cells
Prior art date
Application number
KR1019940013359A
Other languages
English (en)
Other versions
KR100338435B1 (ko
Inventor
사토루 이소무라
아쯔시 시미즈
게이이찌 히게타
도오루 고바야시
다케오 야마다
유우코 이토우
켄코 미야자와
구니히코 야마구치
Original Assignee
가나이 쓰토무
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP5173806A external-priority patent/JPH0778874A/ja
Priority claimed from JP25118293A external-priority patent/JP3307478B2/ja
Application filed by 가나이 쓰토무, 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가나이 쓰토무
Publication of KR950002050A publication Critical patent/KR950002050A/ko
Application granted granted Critical
Publication of KR100338435B1 publication Critical patent/KR100338435B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17748—Structural details of configuration resources
    • H03K19/1776—Structural details of configuration resources for memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17736—Structural details of routing resources
    • H03K19/1774—Structural details of routing resources for global signals, e.g. clock, reset
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/1778—Structural details for adapting physical parameters
    • H03K19/17792—Structural details for adapting physical parameters for operating speed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/1778—Structural details for adapting physical parameters
    • H03K19/17796—Structural details for adapting physical parameters for physical disposition of blocks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

메모리부와 논리회로부를 동일 반도체 기판에 집적하게 되는 반도체집적회로장치는 제1논리회로 블럭과, 상기 제1논리회로 블럭과 다른 영역에 배치된 제2논리회로 블럭과 상기 제2논리회로 블럭을 끼우도록 대향해서 배열설치된 한쌍의 메모리 블록을 포함한다. 상기 한쌍의 메모리 블록에 격납된 데이터는 상기 제2논리회로 블럭측에 설치된 메모리의 주변회로를 통해서, 상기 제2논리회로에 전달되어 처리된다. 상기 데이터 처리의 결과가 상기 제2논리회로 블럭내데 설치된 입출력 회로를 통해서, 상기 제1논리회로 블럭 또는 외부장치에 전달된다. 또, 반도체 칩의 중앙부에서 입력된 블럭신호를 등거리로 배치되게 되는 복수의 제1분배회로로 공급하고, 적어도 이 제1분배회로에서 등거리로 배치된 복수된 제2분배회로 및 이 제2분배회로에서 등거리로 배치된 복수로된 제3분배회로를 설치, 상기 제3분배회로 이후 각각 같은 모양으로 등거리로 배치되게 되는 복수의 최종단의 분배회로에서 클럭신호가 공급되는 영역을 단위로 해서, 내부게이트어레이, RAM메크로셀 또는 논리메크로셀들을 각각 치환가능하다.

Description

반도체 집적회로장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 관한 반도체 집적회로장치(메모리부착논리 LIS)의 일실예를 도시하는 개략구성도, 제2도는 상기 반도체 집적회로장치의 입출력단자로서의 솔더링 범프의 일실시예를 나타내는 배치도, 제3도는 상기 반도체 집적회로장치에 탑재되는 메모리회로와 그 주변부의 일실시예의 확대블럭도.

Claims (6)

  1. 주면을 가지는 반도체 기판과, 상기 반도체 기판의 상기 주면의 제1부상에 형성되고, 로 및 컬럼방향으로 배열된 복수의 기본셀을 포함하는 제1논리회로블럭과, 상기 반도체 기판의 상기 주면상의 상기 제1부와는 다른 제2부상에 형성되고, 로 및 컬럼방향으로 배열된 복수의 기본셀을 포함하는 제2논리회로 블럭과, 복수의 메모리셀을 각각 포함함과 동시에 상기 복수의 메모리셀을 선택하기 위한 복수의 데이터선과 워드선을 각각 포함하고, 상기 반도체 기판의 상기 주면상에 형성된 제1 및 제2메모리 블럭을 구비하고, 상기 제2논리회로 블럭은 상기 제1 및 제2메모리 블럭 사이에 배열되고, 상기 제1 및 제2메모리 블럭의 각각의 상기 데이터선은 상기 제2논리회로 블럭에 결합되는 반도체 집적회로장치.
  2. 제1항에 있어서, 상기 각 제1 및 제2논리회로 블럭은 소정의 크기를 각각 가지는 논리셀을 구비하며, 상기 각 제1 및 제2메모리 블럭은 크기가 상기 논리셀의 각각의 정수배인 반도체 집적회로장치.
  3. 제2항에 있어서, 상기 제2논리회로 블럭은 I/O셀 블럭을 대략 상기 제2논리회로 블럭의 중앙부에 포함되며, I/O편은 외부장치로 신호를 전송하도록 상기 I/O셀 블럭을 따라서 설치되는 반도체 집적회로장치.
  4. 제3항에 있어서, 상기 논리셀의 각각은 소정수의 상기 기본셀을 구비하는 반도체 직접회로장치.
  5. 제1항에 있어서, 상기 제2논리회로 블럭은 상기 제1 및 제2메모리 블럭의 메모리셀에 보지된 정보를 동시 처리할 수 있는 능력을 가지도록한 반도체 집적회로장치.
  6. 반도체 기판의 주면을 복수의 영역으로 분할하는 스텝과, 상기 반도체 기판의 중앙부에서 등거리로 상기 복수의 영역중 상응하는 하나의 영역에 형성된 논리회로로만 클럭신호를 공급하는 클럭신호공급회로를 상기 복수영역의 각각에 배치하는 스텝과, 상기 복수영역에 미리 배열된 복수의 반도체 소자를 서로 배선해서 집적화 회로를 형성하는 스텝을 구비하는 반도체 집적회로의 제조 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940013359A 1993-06-21 1994-06-14 반도체집적회로장치및그제조방법 KR100338435B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP93-173806 1993-06-21
JP5173806A JPH0778874A (ja) 1993-06-21 1993-06-21 半導体集積回路装置とそのレイアウト方法
JP25118293A JP3307478B2 (ja) 1993-09-13 1993-09-13 半導体集積回路装置
JP93-251182 1993-09-13

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020010011727A Division KR100361226B1 (ko) 1993-06-21 2001-03-07 반도체 집적회로장치 및 그 레이아웃방법

Publications (2)

Publication Number Publication Date
KR950002050A true KR950002050A (ko) 1995-01-04
KR100338435B1 KR100338435B1 (ko) 2002-10-25

Family

ID=26495642

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1019940013359A KR100338435B1 (ko) 1993-06-21 1994-06-14 반도체집적회로장치및그제조방법
KR1020010011727A KR100361226B1 (ko) 1993-06-21 2001-03-07 반도체 집적회로장치 및 그 레이아웃방법
KR1020020010445A KR100364901B1 (ko) 1993-06-21 2002-02-27 반도체 집적회로장치

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020010011727A KR100361226B1 (ko) 1993-06-21 2001-03-07 반도체 집적회로장치 및 그 레이아웃방법
KR1020020010445A KR100364901B1 (ko) 1993-06-21 2002-02-27 반도체 집적회로장치

Country Status (2)

Country Link
US (2) US5898636A (ko)
KR (3) KR100338435B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100649436B1 (ko) * 1998-08-28 2006-11-24 가부시키가이샤 히타치세이사쿠쇼 메모리의 주변회로와 배선 레이아웃이 개선된 반도체장치
KR100839253B1 (ko) * 2000-05-09 2008-06-17 도쿄엘렉트론가부시키가이샤 반도체 제조 시스템 및 그 제어 방법, 및 컴퓨터 판독가능한 기록 매체

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3597706B2 (ja) * 1997-07-25 2004-12-08 株式会社東芝 ロジック混載メモリ
JP2954165B1 (ja) * 1998-05-20 1999-09-27 日本電気アイシーマイコンシステム株式会社 半導体装置
US6182233B1 (en) * 1998-11-20 2001-01-30 International Business Machines Corporation Interlocked pipelined CMOS
KR100301822B1 (ko) * 1999-07-21 2001-11-01 김영환 불휘발성 강유전체 메모리 장치의 센싱앰프
JP3555080B2 (ja) * 2000-10-19 2004-08-18 Ｎｅｃエレクトロニクス株式会社 汎用ロジックモジュール及びこれを用いたセル
US6788614B2 (en) * 2001-06-14 2004-09-07 Micron Technology, Inc. Semiconductor memory with wordline timing
JP2003060049A (ja) * 2001-08-09 2003-02-28 Hitachi Ltd 半導体集積回路装置
JP3990125B2 (ja) * 2001-08-29 2007-10-10 株式会社東芝 半導体メモリチップおよび半導体メモリ
JP2003100876A (ja) * 2001-09-21 2003-04-04 Mitsubishi Electric Corp 半導体集積回路装置
JP3768433B2 (ja) * 2001-11-19 2006-04-19 株式会社ルネサステクノロジ 半導体装置の設計方法
KR100454123B1 (ko) * 2001-12-06 2004-10-26 삼성전자주식회사 반도체 집적 회로 장치 및 그것을 구비한 모듈
JP4156864B2 (ja) * 2002-05-17 2008-09-24 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP2003338750A (ja) * 2002-05-20 2003-11-28 Nec Electronics Corp 汎用ロジックセル、これを用いた汎用ロジックセルアレイ、及びこの汎用ロジックセルアレイを用いたａｓｉｃ
US6870398B2 (en) * 2003-04-24 2005-03-22 Ami Semiconductor, Inc. Distributed memory and logic circuits
JP2006324592A (ja) * 2005-05-20 2006-11-30 Nec Electronics Corp 半導体集積回路装置
JP5319641B2 (ja) * 2010-10-14 2013-10-16 株式会社東芝 診断回路および半導体集積回路
KR101217218B1 (ko) * 2011-03-15 2012-12-31 고려대학교 산학협력단 저전력 비디오 프로세서를 위한 임베디드 메모리 설계
JP5956964B2 (ja) * 2013-08-30 2016-07-27 株式会社東芝 半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3585756D1 (de) * 1984-07-02 1992-05-07 Fujitsu Ltd Halbleiterschaltungsanordnung in hauptscheibentechnik.
JPS61199297A (ja) * 1985-02-28 1986-09-03 Toshiba Corp 半導体記憶装置
DE3776798D1 (de) * 1987-11-23 1992-03-26 Philips Nv Schnell arbeitender statischer ram-speicher mit grosser kapazitaet.
JPH0267760A (ja) * 1988-09-01 1990-03-07 Ricoh Co Ltd ゲートアレイ
JPH0362963A (ja) * 1989-07-31 1991-03-19 Nec Corp ディジタルフィルタマスタスライス
JPH03205872A (ja) * 1990-01-08 1991-09-09 Nec Corp 半導体集積回路
US5150330A (en) * 1990-01-24 1992-09-22 Vlsi Technology, Inc. Interblock dispersed-word memory architecture
US5280450A (en) * 1990-05-14 1994-01-18 Hitachi, Ltd. High-speed semicondustor memory integrated circuit arrangement having power and signal lines with reduced resistance
JP3242101B2 (ja) * 1990-10-05 2001-12-25 三菱電機株式会社 半導体集積回路
JP3299260B2 (ja) * 1990-10-10 2002-07-08 株式会社日立製作所 半導体集積回路装置
JPH0676596A (ja) * 1992-08-28 1994-03-18 Mitsubishi Electric Corp 半導体記憶装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100649436B1 (ko) * 1998-08-28 2006-11-24 가부시키가이샤 히타치세이사쿠쇼 메모리의 주변회로와 배선 레이아웃이 개선된 반도체장치
KR100839253B1 (ko) * 2000-05-09 2008-06-17 도쿄엘렉트론가부시키가이샤 반도체 제조 시스템 및 그 제어 방법, 및 컴퓨터 판독가능한 기록 매체

Also Published As

Publication number Publication date
US5898636A (en) 1999-04-27
KR100361226B1 (ko) 2002-11-23
US6034912A (en) 2000-03-07
KR100338435B1 (ko) 2002-10-25
KR100364901B1 (ko) 2002-12-20

Similar Documents

Publication Publication Date Title
KR950002050A (ko) 반도체 집적회로장치 및 그 제조방법
KR890003184B1 (ko) 마스터슬라이스 반도체 장치
KR890004321A (ko) 로직마크로 및 랜덤억세스메모리 마크로를 구비한 반도체 집적회로장치
KR890004568B1 (ko) 마스터슬라이스형 반도체장치
US20060027835A1 (en) Semiconductor integrated circuit device
JPS6124250A (ja) 半導体集積回路装置
US4992845A (en) Semiconductor integrated circuit device having input/output buffer cells each comprising a plurality of transistor regions arranged in a single line
KR910006849A (ko) 반도체 집적회로 장치
KR950010098A (ko) 반도체 기억장치
GB1586230A (en) Semiconductor wafers for the production of highlyintegrated modules
KR100269494B1 (ko) Soi·cmos 기술을 이용한 소형 반도체 장치
EP0650196A2 (en) Semiconductor integrated circuit device and method of producing the same using master slice approach
JP2868016B2 (ja) ゲートアレイの基本セル
KR100211768B1 (ko) 삼중 금속층을 가지는 반도체 메모리 장치
KR970008173A (ko) 수율개선을 위하여 배치된 워드라인을 갖는 반도체 기억장치
US5729126A (en) Master slice LSI with integrated fault detection circuitry
JPS6017930A (ja) マスタ・スライス方式に於ける基本セル
KR100233287B1 (ko) 칩 사이즈를 줄이기 위한 리페어 컬럼 구조를 갖는 반도체메모리장치
JPS61107741A (ja) 半導体集積回路装置
JPH04373169A (ja) マスタスライス型半導体集積回路装置
KR100208436B1 (ko) 플래쉬 메모리 장치
KR970023398A (ko) 반도체 메모리장치의 데이타라인의 구조 및 그 배치방법
JP3115743B2 (ja) Ｌｓｉ自動レイアウト方法
KR19990053819A (ko) 반도체 메모리장치 및 이의 배치방법
JPH09153551A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
A107 Divisional application of patent
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050502

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee