JP2013021528A - 半導体装置、及び出力バッファのインピーダンスを調整する方法 - Google Patents
半導体装置、及び出力バッファのインピーダンスを調整する方法 Download PDFInfo
- Publication number
- JP2013021528A JP2013021528A JP2011153666A JP2011153666A JP2013021528A JP 2013021528 A JP2013021528 A JP 2013021528A JP 2011153666 A JP2011153666 A JP 2011153666A JP 2011153666 A JP2011153666 A JP 2011153666A JP 2013021528 A JP2013021528 A JP 2013021528A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- control
- parallel
- serial
- impedance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018585—Coupling arrangements; Interface arrangements using field effect transistors only programmable
Abstract
【解決手段】インピーダンス制御情報を生成するZQ回路(ZQ回路40)と、前記インピーダンス制御情報を受けて自身のインピーダンスが制御される出力バッファ(出力回路80)と、を備え、前記インピーダンス制御情報を構成する複数の制御ビット情報は前記ZQ回路からシリアルに転送される。
【選択図】図1
Description
例えば、特許文献1には、出力バッファのインピーダンスを調整するインピーダンス制御回路が搭載された半導体装置の一例が開示されている。
図1は、本発明を半導体装置、例えば外部から供給されるクロック信号に同期して動作するSDRAM(シンクロナス・ダイナミック・ランダム・アクセス・メモリ)に適用した場合の半導体装置100の概略構成を示す。なお、本実施形態ではDRAMの構成を用いているが、本発明は、DRAMに限るものではなく、DRAM以外の半導体メモリ(SRAM、PRAM、フラッシュメモリ等)やメモリ以外のコントローラであっても構わない。
ZQ端子は、外部抵抗素子Rを介して接地電源VSSと接続されている。この外部抵抗素子Rは、半導体装置100には設けられておらず、基板上に備えられている。本実施形態では外部抵抗素子の抵抗値が240ohmに設定されているが、本発明はこれに限るものでは無く仕様に応じて適宜設定して良い。
また、第3の領域は、Memory Array 0、Memory Array 1、及び中央領域を含んで構成される。
コマンドデコーダ20は、CA0−7端子から入力される外部コマンド信号が、Memory Array 0、及びMemory Array 1におけるメモリセルが記憶するデータを出力する動作(READ動作)を指示する場合、Memory Array 0、及びMemory Array 1にリードコマンド信号を出力し、Memory Array 0、及びMemory Array 1は、このリードコマンド信号を受けて、データ制御信号1、データ制御信号2を出力回路80に出力する(詳細後述)。
また、コマンドデコーダ20は、CA0−7端子から入力される外部コマンド信号が、ZQキャリブレーション動作の実行を指示する場合、内部コマンド信号ZQACT(制御信号ZQACT1、ZQACT2)を活性レベルにする。また、コマンドデコーダ20は、半導体装置100の電源投入時等において、リセット信号RESETを活性レベルに変化させる。
また、コマンドデコーダ20は、CA0−7端子から入力される外部コマンド信号が、READ動作、またはZQキャリブレーション動作の実行を指示する場合、活性レベル(Hレベル)の内部コマンドを出力回路80に出力し、出力回路80における出力バッファ82のデータ出力制御、または例えば出力回路80が終端抵抗として機能するように出力バッファ82の制御を行う(詳細後述)。
図2に示すように、出力回路80には、出力バッファ制御回路81、及び出力バッファ82が設けられている。
出力バッファ制御回路81は、インバータ回路84、オア回路85_1〜オア回路85_n、アンド回路86_(n+1)〜アンド回路86_2nを含んで構成される。
インバータ回路84は、コマンドデコーダ20から内部コマンドが入力され、内部コマンドのレベルを反転して、オア回路85_1〜オア回路85_nに出力する。
オア回路85_1〜オア回路85_n各々は、インバータ回路84の出力、制御信号ZQ CAL Code(PUC[i](1≦i≦n))、データ制御信号1が入力され、入力される3信号のうちの少なくとも1つの信号がHレベルである場合、HレベルのPU OUTiを出力バッファ82(後述)に出力する。
アンド回路86_(n+1)〜アンド回路86_2n各々は、内部コマンド、制御信号ZQ CAL Code(PDC[i](1≦i≦n))、データ制御信号2が入力され、入力される3信号が全てHレベルである場合、HレベルのPD OUTiを出力バッファ82に出力する。
ここで、データ制御信号1、及びデータ制御信号2は、メモリセルアレイからREAD時に読み出されるデータ及び内部コマンドによって生成される信号である。また、制御信号ZQ CAL Code(PUC[i](1≦i≦n)、PDC[i](1≦i≦n))は、図1に示す制御信号ZQ CAL Code(パラレル)を構成する。
出力バッファ制御回路81は、READ時において出力バッファ82がハイデータ(Hデータ)を出力する場合は、データ制御信号1、2共にロー(Lレベル)になり、PD OUT1〜nを全てLレベルに変化させる。これにより、出力バッファ82を構成するNMOSトランジスタはオフ(非導通)する。
また、出力バッファ制御回路81は、PU OUT1〜nを、制御信号ZQ CAL Code(PUC[1]〜[n])に応じて、LレベルまたはHレベルに変化させる。これにより、PU OUT1〜nのうちLレベルのPU OUTが入力される、出力バッファ82を構成するPMOSトランジスタは、ゲートレベルがLレベルになり、オン(導通)する。また、PU OUT1〜nのうちHレベルのPU OUTが入力される、出力バッファ82を構成するPMOSトランジスタは、ゲートレベルがHレベルになり、オフする。
また、出力バッファ制御回路81は、PD OUT1〜nを、制御信号ZQ CAL Code(PDC[1]〜[n])に応じて、LレベルまたはHレベルに変化させる。これにより、PD OUT1〜nのうちLレベルのPD OUTが入力される、出力バッファ82を構成するNMOSトランジスタは、ゲートレベルがLレベルになり、オフする。また、PD OUT1〜nのうちHレベルのPD OUTが入力される、出力バッファ82を構成するNMOSトランジスタは、ゲートレベルがHレベルになり、オンする。
これにより、PU OUT1〜nのうちLレベルのPU OUTが入力される、出力バッファ82を構成するPMOSトランジスタは、ゲートレベルがLレベルになり、オン(導通)する。また、PU OUT1〜nのうちHレベルのPU OUTが入力される、出力バッファ82を構成するPMOSトランジスタは、ゲートレベルがHレベルになり、オフする。また、PD OUT1〜nのうちLレベルのPD OUTが入力される、出力バッファ82を構成するNMOSトランジスタは、ゲートレベルがLレベルになり、オフする。また、PD OUT1〜nのうちHレベルのPD OUTが入力される、出力バッファ82を構成するNMOSトランジスタは、ゲートレベルがHレベルになり、オンする。
つまり、ZQキャリブレーション時において、データ端子(DQ0〜31)、データストローブ端子(DQS1〜3_c,t)に現れる出力電圧は、出力バッファ82の電源電圧と接地電圧の差電圧を、出力バッファ82を構成するPMOSトランジスタの調整中のインピーダンスと、出力バッファ82を構成するNMOSトランジスタの調整中のインピーダンスとで分割した電圧となる。そして、ZQキャリブレーションにより、確定した場合は、電源電圧と接地電圧の中間電圧(1/2VDD)となり、インピーダンス調整が精確に行われたか否かを、例えばテスタにより出力電圧を測定することで知ることができる。或いは、ZQキャリブレーションによりインピーダンス調整終了後、インピーダンスコードが変化しない構成にし、他のコマンドのコマンドデコーダ20への入力により、キャリブレーション時と同じく、データ制御信号1をLレベル、データ制御信号2をHレベルにすることで、出力バッファ82を目標インピーダンス(本実施形態においては240ohm)で終端抵抗として機能させることもできる。
出力バッファ82は、電源とデータ端子(DQ0〜31)またはデータストローブ端子(DQS1〜3_c,t)との間に設けられたPMOSトランジスタ82P_1〜82P_nと、データ端子(DQ0〜31)またはデータストローブ端子(DQS1〜3_c,t)と接地との間に設けられたNMOSトランジスタ82N_1〜82N_nとから構成される。
出力バッファ制御回路81の出力であるPU OUT1〜nはPMOSトランジスタのゲート電極に其々入力され、PD OUT1〜nはNMOSトランジスタのゲート電極に其々入力される。
上述したように、ZQキャリブレーション時、各トランジスタのゲート電極にZQ CAL Code(PUC[1]〜PUC[n]、PDC[1]〜PDC[n])に応じて出力バッファ制御回路81から出力される制御信号PU OUT1〜n、PD OUT1〜nを受ける。このようにトランジスタのON/OFF状態に応じて、出力バッファ82のインピーダンスが設定される。
ZQ制御回路50は、コマンドデコーダ20から出力される制御信号ZQACT1に応じて動作し、出力回路80のインピーダンスを調整するための複数の制御ビットPUCZQ[1:n]、PDCZQ[1:n]を含むインピーダンス制御情報を其々パラレルに出力する。以下、詳細に説明する。
並列接続されたn個のPMOSトランジスタのゲートには、第1のカウンタ54より複数の制御ビットPUCZQ[1:n](インピーダンス制御情報を構成する)がそれぞれ供給されており、これによって第1のプルアップ回路51の動作が制御される。
第2のプルアップ回路52も、第1のプルアップ回路51と同一の回路構成を有しており、第2のプルアップ回路52に含まれるn個のPMOSトランジスタのゲートには、第1のプルアップ回路51と同じく、第1のカウンタ54より複数の制御ビットPUCZQ[1:n]が供給される。
第2のプルアップ回路52とプルダウン回路53は、「レプリカバッファ」を構成しており、したがって、このレプリカバッファは出力バッファ82と同じ回路構成を有していることになる。
また、レプリカバッファの出力端である接点Aは、第2の比較回路57の非反転入力端子(+)に接続される。
かかる構成により、第1の比較回路56は、ZQ端子の電位と、例えば中間電位(VDD/2)とを比較し、前者の方の電位が高ければその出力である比較信号COMP1をHレベルとし、後者の方の電位が高ければ比較信号COMP1をLレベルとする。
かかる構成により、第2の比較回路57は、レプリカバッファの出力電位と例えば中間電位(VDD/2)とを比較し、前者の方の電位が高ければその出力である比較信号COMP2をHレベルとし、後者の方の電位が高ければ比較信号COMP2をLレベルとする。
キャリブレーション動作を行う場合には、あらかじめ、ZQ端子に外部抵抗素子Rを接続しておく必要がある。外部抵抗素子Rとしては、出力バッファ82の目的とするインピーダンス(=レプリカバッファのインピーダンス)と同じインピーダンスを持つ抵抗を用いる必要がある。従って、本実施形態では、240ohmの外部抵抗素子Rが用いられる。
キャリブレーションコマンドによってキャリブレーション動作が指示されると、コマンドデコーダ20は、制御信号ZQACT1を活性化し、ZQ制御回路50に含まれる第1のカウンタ54のカウント動作を開始させる。電源投入後などの初期状態においては、第1のカウンタ54のカウント値は、一例としてオール1にリセットされており、そのため、第1のカウンタ54の出力である複数の制御ビットPUCZQ[1:n]は、いずれもHレベルである。したがって、第1のプルアップ回路51に含まれるPMOSトランジスタは全てオフ状態となり、その結果、第1の比較回路56の出力である比較信号COMP1はLレベルとなる。
また、以上の動作により、第1のプルアップ回路51,第2のプルアップ回路52のインピーダンスが240ohmに調整される。
これに応答して、第2のカウンタ55はカウントアップを進め、これに連動して、プルダウン回路53に含まれるNMOSトランジスタのオンまたはオフ状態が切り替わる。このようなカウントアップが進むに連れて、プルダウン回路53のインピーダンスは徐々に低下し、接点Aの電位は徐々に低下する。そして、プルダウン回路53のインピーダンスが目的とするインピーダンス(240ohm)未満まで低下すると、接点Aの電位は中間電圧(VDD/2)を下回るため、第2の比較回路57の出力である比較信号COMP2はLレベルに反転する。これに応答して第2のカウンタ55はカウントダウンを進め、今度はプルダウン回路53のインピーダンスを上昇させる。
また、プルダウン回路53のインピーダンスも240ohmに調整される。
以上がキャリブレーション動作である。このようなキャリブレーション動作によって確定したインピーダンス制御情報は、続いて説明するパラシリ変換回路60に入力されて制御信号ZQ CAL Code(シリアルデータ)に変換されてシリアルバスを転送される。制御信号ZQ CAL Code(シリアルデータ)は、シリパラ変換回路70により再び制御信号ZQ CAL Code(パラレルデータ)に変換された後、図2に示す出力バッファ制御回路81に入力される。そして、出力バッファ82についても、正確に240ohmのインピーダンスで動作することが可能となる。
パラシリ変換回路60は、ラッチ回路部61、セレクタ回路63_1〜セレクタ回路63_2n、ラッチ回路部62を含んで構成される。
パラシリ変換回路60は、ZQ制御回路50が出力する制御ビットPUCZQ[1:n]、PDCZQ[1:n]を受けて制御信号(シリアルデータSDATA)をシリアルに出力する。パラシリ変換回路60は、制御信号ZQACT1が非活性化した(Lレベルになった)タイミングで、ラッチ回路部61の各々のラッチ回路DL61_1〜DL61_2nに、各制御ビットPUCZQ[1:n]、PDCZQ[1:n]を取り込み、その後、ラッチ回路部62が内部クロック信号PCLKに同期してシリアル信号SDATAを出力する。以下、詳細に説明する。
ラッチ回路DL61_i(i=1〜n)各々のデータ入力端子Dは、ZQ制御回路50における第1のカウンタ54の出力に接続され、制御ビットPUCZQ[i]が入力される。
また、ラッチ回路DL61_i(i=n+1〜2n)各々のデータ入力端子Dは、ZQ制御回路50における第2のカウンタ55の出力に接続され、制御ビットPDCZQ[i−n]が入力される。
また、ラッチ回路DL61_i(i=1〜2n)各々のイネーブル端子ENは、コマンドデコーダ20に接続され、制御信号ZQACT1の論理レベルを反転した制御信号/ZQACT1が入力される。
また、ラッチ回路DL61_i(i=1〜2n)各々のリセット端子Rは、コマンドデコーダ20に接続され、リセット信号RESETが入力される。
ラッチ回路DL61_i(i=1〜2n)各々は、Hレベルのリセット信号RESETが入力されると、データ出力端子Qからの出力信号のレベルをLレベルへリセットする。
セレクタ回路63_1は、制御信号SELの論理レベルに応じて、ラッチ回路DL61_1のデータ出力端子Qと同じ論理レベルの信号、または、Lレベルを、ラッチ回路DL62_1のD端子に出力する。
セレクタ回路63_i(i=2〜2n)は、一方の入力がラッチ回路DL61_iのデータ出力端子Qに接続され、他方の入力がラッチ回路DL62_(i−1)のデータ出力端子Qに接続され、出力はラッチ回路DL62_iのD端子に接続される。
セレクタ回路63_i(i=2〜2n)は、制御信号SELの論理レベルに応じて、ラッチ回路DL61_iのデータ出力端子Qからの出力信号と、ラッチ回路DL62_(i−1)のデータ出力端子Qからの出力信号とのいずれか一方を、ラッチ回路DL62_iのD端子に対して出力する。
ここで、制御信号SELは、制御信号/ZQACT1を遅延させた信号であり、その遅延時間は制御信号/ZQACT1が非活性レベル(Hレベル)になって、ラッチ回路DL61_i(i=1〜2n)がデータ出力端子Qから出力する各制御ビットを、ラッチ回路DL62_i(i=1〜2n)がデータ入力端子Dに取り込むのに十分な時間あればよい。また、制御信号SELは、コマンドデコーダ20が出力する構成であってもよいし、或いはパラシリ変換回路60内に制御信号/ZQACT1を遅延させる遅延回路を設ける構成としてもよい。また、制御信号SELの生成は、いずれの回路で生成するにせよ、制御信号/ZQACT1がHレベルになって、その後内部クロック信号PCLKの最初の立ち上がりから2番目の立ち上がりまでにHレベルに変化し、そのHレベルの状態を維持するように生成論理が組み込まれる。
ラッチ回路DL62_i(i=1〜2n)各々のデータ入力端子Dは、セレクタ回路63_iの出力に接続され、セレクタ回路63_iの出力信号が入力される。
また、ラッチ回路DL62_2nのデータ出力端子Qは、図1に示すシリアルバスを介して、シリパラ変換回路70に接続される。
また、ラッチ回路DL62_i(i=1〜2n)各々のクロック端子CKは、内部CLK発生回路30に接続され、内部クロック信号PCLKが入力される。
また、ラッチ回路DL62_i(i=1〜2n)各々のリセット端子Rは、コマンドデコーダ20に接続され、リセット信号RESETが入力される。
ラッチ回路DL61_i(i=1〜2n)各々は、ラッチをリセットして、自身のデータ出力端子Qからの出力信号のレベルをLレベルとする。また、ラッチ回路DL62_i(i=1〜2n)各々は、ラッチをリセットして、自身のデータ出力端子Qからの出力信号のレベルをLレベルとする。
その後、コマンドデコーダ20がリセット信号RESETを非活性レベル(Lレベル)へ変化させ、制御信号/ZQACT1を活性レベル(Lレベル)から非活性レベル(Hレベル)に変化させる。これにより、ラッチ回路DL61_i(i=1〜n)各々は制御ビットPUCZQ[i]を自身のデータ入力端子Dから取り込み、その値を保持するとともに、保持したデータを自身のデータ出力端子Qから出力する。セレクタ回路63_i(i=1〜2n)は、このとき制御信号SELがLレベルであり、ラッチ回路DL61_iのデータ出力端子Qからの出力信号を、ラッチ回路DL62_iのデータ入力端子Dに対して出力する。
ラッチ回路DL62_i(i=1〜2n−1)各々は、内部クロック信号PCLKの1回目の立ち上がり(LレベルからHレベルへの遷移)で、自身のデータ入力端子Dからセレクタ回路63_iの出力信号を取り込み、内部クロック信号PCLKの次の立ち上がりまで、取り込んだセレクタ回路63_iの出力信号を、ラッチするとともにセレクタ回路63_(i+1)の他方の入力へ出力する。
また、ラッチ回路DL62_2nは、自身のデータ入力端子Dからセレクタ回路63_2nの出力信号を取り込み、内部クロック信号PCLKの次の立ち上がりまで、取り込んだセレクタ回路63_iの出力信号を、シリアルデータSDATAの先頭のデータとしてシリアルバスへ出力する。このシリアルデータSDATAの先頭のデータが、制御ビットPDCZQ[n]である。
このとき、セレクタ回路63_iの出力信号は、ラッチ回路DL62_(i−1)のデータ出力端子Qからの出力信号であるので、ラッチ回路DL62_iのデータ出力端子Qからの出力信号は、ラッチ回路DL61_(i−1)が取り込んだ制御ビットである。
また、ラッチ回路DL62_2nは、自身のデータ入力端子Dからセレクタ回路63_2nの出力信号を取り込み、内部クロック信号PCLKの次の立ち上がりまで、取り込んだセレクタ回路63_iの出力信号を、シリアルデータSDATAの2番目のデータとしてシリアルバスへ出力する。このシリアルデータSDATAの2番目のデータは、制御ビットPDCZQ[n−1]である。また、セレクタ回路63_1の出力信号は、セレクタ回路63_1の他方の入力である接地レベル(Lレベル)へ変化する。
ラッチ回路部62における最終段のラッチ回路DL62_2nは、内部クロック信号PCLKの2n回の立ち上がりで、制御ビットPDCZQ[n]〜PDCZQ[1]、制御ビットPUCZQ[n]〜PUCZQ[1]の合計2nビットの制御ビットを、この順番にシリアルデータSDATAとして、中央領域におけるシリアルバスを介して、第2の領域におけるシリパラ変換回路70へ出力する。
シリパラ変換回路70は、ラッチ回路部73、ラッチ回路部74を含んで構成される。
シリパラ変換回路70は、ラッチ回路部73が、内部クロック信号PCLKに同期してシリアルデータSDATAをとりこむ。そして、シリアルデータSDATAが全て取り込まれた段階で、制御信号ZQACT2が非活性化(Hレベルに変化)する。これにより、ラッチ回路部74は、各々のラッチ回路に制御ビット(制御ビットPDCZQ[n]〜PDCZQ[1]、制御ビットPUCZQ[n]〜PUCZQ[1]の合計2nビットの制御ビット)を取り込み、制御信号ZQ CAL Code(PUC[1:n]、PDC[1:n])を、複数の出力回路80に対してパラレルに出力する。尚、本実施形態では、シリパラ変換回路70が1つしか設けられていないが(図1参照)、本発明はこれに限るものではなく、例えばシリパラ変換回路70を複数の出力バッファに対応するように複数個設けても良い。以下、シリパラ変換回路70について詳細に説明する。
ラッチ回路DL73_1のデータ入力端子Dは、シリアルバスを介してパラシリ変換回路60のラッチ回路DL62_2nのデータ出力端子Qに接続され、シリアルデータSDATAが入力される。
ラッチ回路DL73_i(i=2〜2n)各々のデータ入力端子Dは、前段のラッチ回路DL73_(i−1)のデータ出力端子Qに接続され、前段のラッチ回路DL73_(i−1)のデータ出力端子Qからの出力信号が入力される。
また、ラッチ回路DL73_i(i=1〜2n)各々のクロック端子CKは、内部CLK発生回路30に接続され、パラシリ変換回路60におけるラッチ回路部62と同様に内部クロック信号PCLKが入力される。
また、ラッチ回路DL62_i(i=1〜2n)各々のリセット端子Rは、コマンドデコーダ20に接続され、パラシリ変換回路60におけるラッチ回路部62と同様にリセット信号RESETが入力される。
ラッチ回路DL74_i(i=1〜n)各々のデータ入力端子Dは、ラッチ回路部73におけるラッチ回路DL73_iのデータ出力端子Qに接続される。
また、ラッチ回路DL74_i(i=n+1〜2n)各々のデータ出力端子Qは、複数の出力回路80各々における出力バッファ制御回路81のアンド回路86_iに接続される(図2参照)。
また、ラッチ回路DL74_i(i=1〜2n)各々のイネーブル端子ENは、コマンドデコーダ20に接続され、制御信号ZQACT2の論理レベルを反転した制御信号/ZQACT2が入力される。
また、ラッチ回路DL74_i(i=1〜2n)各々のリセット端子Rは、コマンドデコーダ20に接続され、リセット信号RESETが入力される。
ラッチ回路DL74_i(i=1〜2n)各々は、Hレベルのリセット信号RESETが入力されると、データ出力端子QのレベルをLレベルへリセットする。
また、ラッチ回路部73におけるラッチ回路DL73_2nは、内部クロック信号PCLKの1回目の立ち上がりで、自身のデータ入力端子Dから前段のラッチ回路DL73_(2n−1)のデータ出力端子Qからの出力信号(Lレベル)を取り込む。ラッチ回路DL73_2nは、内部クロック信号PCLKの次の立ち上がりまで、取り込んだLレベルの出力信号を、ラッチするとともにラッチ回路DL74_2nのデータ入力端子Dへ出力する。
ラッチ回路部73におけるラッチ回路DL73_1は、内部クロック信号PCLKの1回目の立ち上がりで、自身のデータ入力端子DからシリアルデータSDATAの先頭データを取り込む。ラッチ回路DL73_1は、内部クロック信号PCLKの次の立ち上がりまで、取り込んだ先頭データを、ラッチするとともに次段のラッチ回路DL73_2のデータ入力端子Dへ出力する。
このとき、前段のラッチ回路DL73_(i−1)のデータ出力端子Qからの出力信号は、ラッチ回路DL73_(i−1)が内部クロック信号PCLKの1回目の立ち上がりでデータ入力端子Dから取り込み、データ出力端子Qから出力した出力信号である。
また、ラッチ回路部73におけるラッチ回路DL73_2nは、内部クロック信号PCLKの2回目の立ち上がりで、自身のデータ入力端子Dから前段のラッチ回路DL73_(2n−1)が内部クロック信号PCLKの1回目の立ち上がりでデータ出力端子Qに出力した出力信号(Lレベル)を取り込む。ラッチ回路DL73_2nは、内部クロック信号PCLKの次の立ち上がりまで、取り込んだLレベルの出力信号を、ラッチするとともにラッチ回路DL74_2nのデータ入力端子Dへ出力する。
また、ラッチ回路部73におけるラッチ回路DL73_1は、内部クロック信号PCLKの2回目の立ち上がりで、自身のデータ入力端子DからシリアルデータSDATAの2番目のデータを取り込む。ラッチ回路DL73_1は、内部クロック信号PCLKの次の立ち上がりまで、取り込んだ先頭データを、ラッチするとともに次段のラッチ回路DL73_2のデータ入力端子Dへ出力する。
ラッチ回路部73におけるラッチ回路DL73_i(i=1〜n)各々は、内部クロック信号PCLKの2n回目の立ち上がりで、シリアルデータを構成する制御ビットPUCZQ[i])を取り込み、このデータをラッチ回路DL74_iのデータ入力端子Dに出力する。
また、ラッチ回路部73におけるラッチ回路DL73_i(i=n+1〜2n)各々は、内部クロック信号PCLKの2n回目の立ち上がりで、シリアルデータを構成する制御ビットPDCZQ[i−n])を取り込み、このデータをラッチ回路DL74_iのデータ入力端子Dに出力する。
図7は、本実施形態の半導体装置100におけるZQキャリブレーションのタイミング波形図である。
電源投入後、時刻t1においてコマンドデコーダ20が、RESET信号を活性化(Hレベル)に変化させる。これにより、半導体装置100において、パラシリ変換回路60、及びシリパラ変換回路70を含む内部回路がリセットされる。
時刻t2において、外部からZQキャリブレーションコマンドが入力されると、コマンドデコーダ20は、制御信号ZQACT1,制御信号ZQACT2を活性化(Hレベル)する。
制御信号ZQACT1の活性化期間中に、ZQ回路40内のZQ制御回路50においてキャリブレーション動作が行われ、ZQ制御回路50は、インピーダンス制御情報を決定する。
また、ラッチ回路部62が、内部クロック信号PCLKに同期して、制御ビットPUCZQ[1:n]、制御ビットPDCZQ[1:n]を制御信号ZQ CAL Code(シリアル)に変換したシリアルデータSDATAを、時刻t4〜時刻t5にかけて、制御ビットPDCZQ[n]〜PDCZQ[1]、制御ビットPUCZQ[n]〜PUCZQ[1]の順に出力する。
時刻t6において、シリパラ変換回路のラッチ回路部73において、最後のビットである制御ビットPUCZQ[1]までが取り込まれた段階で、コマンドデコーダ20は、制御信号ZQACT2を非活性化(Lレベル)する。これに応じて、ラッチ回路部74が制御信号ZQ CAL Code(PUC[1]〜PUC[n]、PDC[1]〜PDC[n]で構成される制御信号ZQ CAL Code(パラレル))をパラレルに、出力回路80における出力バッファ制御回路81に出力する。
出力バッファ制御回路81は、出力バッファ82におけるPMOSトランジスタ、NMOSトランジスタをオンまたはオフさせるPU OUT1〜PU OUTi、PD OUT1〜PD OUTiを、制御信号ZQ CAL Code(PUC[1]〜PUC[n]、PDC[1]〜PDC[n])に応じて、出力バッファ82に出力する。
このようにして、Read時またはZQキャリブレーション時における出力バッファ82のインピーダンスが設定される。
尚、本実施形態では、ZQ制御回路50が出力する制御ビットPUCZQ[1:n]及びPDCZQ[1:n]をシリアルデータSDATAに変換して、同一のシリアルバスに伝送しているが、本発明はこれに限るものではなく、例えば、制御ビットPUCZQ[1:n]、制御ビットPDCZQ[1:n]を其々シリアルデータに変換して、2本のシリアルバスによって伝送する構成としてもよい。
Claims (9)
- インピーダンス制御情報を生成するZQ回路と、
前記インピーダンス制御情報を受けて自身のインピーダンスが制御される出力バッファと、を備え、
前記インピーダンス制御情報を構成する複数の制御ビット情報は前記ZQ回路からシリアルに転送される、半導体装置。 - 前記複数の制御ビット情報を転送するシリアルバスと、
前記シリアルバスを介して転送される前記複数の制御ビット情報をシリアルパラレル変換して前記出力バッファに供給するシリアルパラレル変換回路と、を備え、
前記ZQ回路は、前記インピーダンス制御情報を構成する複数の制御ビット情報をパラレルシリアル変換して、前記シリアルバスへ出力するパラレルシリアル変換回路を有する、
ことを特徴とする請求項1に記載の半導体装置。 - 外部から前記ZQ回路のインピーダンス調整動作を指示するコマンドが供給されると、第1及び第2の活性制御信号を非活性レベルから活性レベルに変化させ、前記第1及び第2の活性制御信号をそれぞれの所定期間経過後に活性レベルから非活性レベルへ変化させるコマンドデコーダを備え、
前記ZQ回路は、外部抵抗素子が接続されるZQ端子と、当該ZQ端子に現れる電圧と基準電圧との差分に応じて、内部に有するレプリカバッファのインピーダンスを目標インピーダンスに調整する調整動作を実行し、調整結果を前記複数の制御ビット情報としてパラレルに出力するZQ制御回路を有し、
前記ZQ制御回路は、前記第1の活性制御信号が活性レベルになると、前記調整動作を実行して、前記複数の制御ビット情報をパラレルに出力し、
前記パラレルシリアル変換回路は、前記第1の活性制御信号が非活性レベルになると、前記ZQ制御回路がパラレルに出力する前記複数の制御ビット情報をシリアルデータに変換して前記シリアルバスに出力し、
前記シリアルパラレル変換回路は、前記第2の活性制御信号が活性レベルになると、前記シリアルバスから入力される前記シリアルデータを取り込んで、前記第2の活性制御信号が非活性レベルになると、取り込んだ前記シリアルデータを、パラレルデータに変換して前記出力バッファに供給する、
ことを特徴とする請求項2に記載の半導体装置。 - 第1及び第2の領域とこれら第1及び第2の領域に挟まれた第3の領域とを有する半導体チップであって、
前記第1の領域に設けられたZQ端子と、
前記第1の領域に設けられると共に前記ZQ端子に接続されて、複数の制御ビットで構成されるインピーダンス制御情報を生成するZQ回路と、
前記第2の領域に設けられたDQ端子と、
前記第2の領域に設けられると共に前記DQ端子に其々接続されて、前記インピーダンス制御情報に応じて自身のインピーダンスが調整される出力バッファと、
前記ZQ回路から引き出され、前記第3の領域を横切って前記第2の領域に達し、前記複数の制御ビットの情報を前記ZQ回路からシリアルに転送するシリアルバスと、を有する前記半導体チップを備えた半導体装置。 - 前記第3の領域は、第1及び第2のメモリアレイ領域と、前記第1及び第2のメモリアレイ領域に挟まれた中央領域と、を含み、
前記シリアルバスは前記中央領域に設けられている、
ことを特徴とする請求項4に記載の半導体装置。 - 前記シリアルバスは、前記第1の領域から前記第2の領域に向かって延在している、
ことを特徴とする請求項4または請求項5いずれか一項に記載の半導体装置。 - 前記半導体チップは、
前記第2の領域に設けられ、前記シリアルバスからシリアルに転送される前記複数の制御ビットを受けてパラレルに前記複数の制御ビットを前記出力バッファに転送するシリアルパラレル変換回路と、を更に備える、
ことを特徴とする請求項6に記載の半導体装置。 - 前記第1の領域には複数のコマンドアドレス端子が設けられ、
前記第1の領域に設けられると共に前記複数のコマンドアドレス端子に接続されて、前記複数のコマンドアドレス端子が前記ZQ回路のインピーダンス調整動作を指示する場合、第1及び第2の活性制御信号を非活性レベルから活性レベルに変化させ、前記第1及び第2の活性制御信号をそれぞれの所定期間経過後活性レベルから非活性レベルへ変化させるコマンドデコーダを備え、
前記ZQ回路は、
外部抵抗素子が接続される前記ZQ端子と基準電圧との差分に応じて、内部に有するレプリカバッファのインピーダンスを目標インピーダンスに調整する調整動作を実行し、調整結果を前記複数の制御ビット情報をパラレルに出力するZQ制御回路と、
前記ZQ制御回路がパラレルに出力する前記複数の制御ビット情報をシリアルデータにパラレルシリアル変換して、前記シリアルバスへ出力するパラレルシリアル変換回路と、
を有し、
前記ZQ制御回路は、前記第1の活性制御信号が活性レベルになると、前記調整動作を実行して、前記複数の制御ビット情報をパラレルに出力し、
前記パラレルシリアル変換回路は、前記第1の活性制御信号が非活性レベルになると、前記ZQ制御回路がパラレルに出力する前記複数の制御ビット情報をシリアルデータに変換して前記シリアルバスに出力し、
前記シリアルパラレル変換回路は、前記第2の活性制御信号が活性レベルになると、前記シリアルバスから入力される前記シリアルデータを取り込んで、前記第2の活性制御信号が非活性レベルになると、取り込んだ前記シリアルデータを、パラレルデータに変換して前記出力バッファに供給する、
ことを特徴とする請求項7に記載の半導体装置。 - ZQコマンドに応じて複数の制御ビットをパラレルに生成し、
前記パラレルに生成された複数の制御ビットをシリアルに転送し、
前記シリアルに転送された複数の制御ビットをパラレルに変換し、
前記パラレルに変換された複数の制御ビットに応じて出力バッファのインピーダンスを調整する方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011153666A JP2013021528A (ja) | 2011-07-12 | 2011-07-12 | 半導体装置、及び出力バッファのインピーダンスを調整する方法 |
US13/545,701 US8674720B2 (en) | 2011-07-12 | 2012-07-10 | Semiconductor device and method of adjusting an impedance of an output buffer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011153666A JP2013021528A (ja) | 2011-07-12 | 2011-07-12 | 半導体装置、及び出力バッファのインピーダンスを調整する方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013021528A true JP2013021528A (ja) | 2013-01-31 |
Family
ID=47518586
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011153666A Ceased JP2013021528A (ja) | 2011-07-12 | 2011-07-12 | 半導体装置、及び出力バッファのインピーダンスを調整する方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8674720B2 (ja) |
JP (1) | JP2013021528A (ja) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013085078A (ja) * | 2011-10-07 | 2013-05-09 | Elpida Memory Inc | 半導体装置及びこれを備える半導体モジュール |
JP2013223189A (ja) * | 2012-04-18 | 2013-10-28 | Elpida Memory Inc | 半導体装置 |
KR102260369B1 (ko) | 2014-10-28 | 2021-06-03 | 에스케이하이닉스 주식회사 | 보정 회로 및 이를 포함하는 보정 장치 |
US11082043B2 (en) | 2014-10-28 | 2021-08-03 | SK Hynix Inc. | Memory device |
KR102358177B1 (ko) | 2015-12-24 | 2022-02-07 | 에스케이하이닉스 주식회사 | 제어회로 및 제어회로를 포함하는 메모리 장치 |
US10067903B2 (en) | 2015-07-30 | 2018-09-04 | SK Hynix Inc. | Semiconductor device |
KR102515924B1 (ko) | 2016-04-19 | 2023-03-30 | 에스케이하이닉스 주식회사 | 미디어 컨트롤러 및 이를 포함한 데이터 저장 장치 |
US11755255B2 (en) | 2014-10-28 | 2023-09-12 | SK Hynix Inc. | Memory device comprising a plurality of memories sharing a resistance for impedance matching |
US9912498B2 (en) * | 2015-03-05 | 2018-03-06 | Micron Technology, Inc. | Testing impedance adjustment |
US9665462B2 (en) | 2015-10-14 | 2017-05-30 | Micron Technology, Inc. | Apparatuses and methods for arbitrating a shared terminal for calibration of an impedance termination |
US9766831B2 (en) | 2015-10-14 | 2017-09-19 | Micron Technology, Inc. | Apparatuses and methods for arbitrating a shared terminal for calibration of an impedance termination |
JP2017216611A (ja) * | 2016-06-01 | 2017-12-07 | マイクロン テクノロジー, インク. | 半導体装置 |
US10348270B2 (en) | 2016-12-09 | 2019-07-09 | Micron Technology, Inc. | Apparatuses and methods for calibrating adjustable impedances of a semiconductor device |
US9767921B1 (en) | 2016-12-30 | 2017-09-19 | Micron Technology, Inc. | Timing based arbiter systems and circuits for ZQ calibration |
JP2018163719A (ja) * | 2017-03-24 | 2018-10-18 | 東芝メモリ株式会社 | 半導体デバイス |
US10193711B2 (en) | 2017-06-22 | 2019-01-29 | Micron Technology, Inc. | Timing based arbitration methods and apparatuses for calibrating impedances of a semiconductor device |
US10615798B2 (en) | 2017-10-30 | 2020-04-07 | Micron Technology, Inc. | Apparatuses and methods for identifying memory devices of a semiconductor device sharing an external resistance |
US10205451B1 (en) | 2018-01-29 | 2019-02-12 | Micron Technology, Inc. | Methods and apparatuses for dynamic step size for impedance calibration of a semiconductor device |
US10825506B2 (en) * | 2018-02-17 | 2020-11-03 | Micron Technology, Inc. | Systems and methods for improving output signal quality in memory devices |
US10747245B1 (en) | 2019-11-19 | 2020-08-18 | Micron Technology, Inc. | Apparatuses and methods for ZQ calibration |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0475373A (ja) * | 1990-07-18 | 1992-03-10 | Oki Electric Ind Co Ltd | 半導体集積回路装置 |
JPH11306763A (ja) * | 1998-04-23 | 1999-11-05 | Nec Corp | 半導体記憶装置 |
JP2004007617A (ja) * | 2002-05-22 | 2004-01-08 | Samsung Electronics Co Ltd | 半導体装置 |
JP2005039549A (ja) * | 2003-07-15 | 2005-02-10 | Renesas Technology Corp | 半導体集積回路装置 |
JP2006173382A (ja) * | 2004-12-16 | 2006-06-29 | Elpida Memory Inc | 半導体チップ及び半導体チップの設計変更方法 |
US20070291572A1 (en) * | 2006-06-20 | 2007-12-20 | Josef Schnell | Clock circuit for semiconductor memory |
US7391229B1 (en) * | 2006-02-18 | 2008-06-24 | Altera Corporation | Techniques for serially transmitting on-chip termination control signals |
JP2009118480A (ja) * | 2007-11-02 | 2009-05-28 | Hynix Semiconductor Inc | オンダイターミネーション装置及びこれを備える半導体メモリ装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2647023B2 (ja) * | 1994-10-27 | 1997-08-27 | 日本電気株式会社 | 半導体記憶装置 |
JP3996267B2 (ja) * | 1998-05-12 | 2007-10-24 | エルピーダメモリ株式会社 | 半導体記憶装置 |
JP4450605B2 (ja) | 2003-11-14 | 2010-04-14 | 株式会社ルネサステクノロジ | 半導体装置 |
-
2011
- 2011-07-12 JP JP2011153666A patent/JP2013021528A/ja not_active Ceased
-
2012
- 2012-07-10 US US13/545,701 patent/US8674720B2/en not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0475373A (ja) * | 1990-07-18 | 1992-03-10 | Oki Electric Ind Co Ltd | 半導体集積回路装置 |
JPH11306763A (ja) * | 1998-04-23 | 1999-11-05 | Nec Corp | 半導体記憶装置 |
JP2004007617A (ja) * | 2002-05-22 | 2004-01-08 | Samsung Electronics Co Ltd | 半導体装置 |
JP2005039549A (ja) * | 2003-07-15 | 2005-02-10 | Renesas Technology Corp | 半導体集積回路装置 |
JP2006173382A (ja) * | 2004-12-16 | 2006-06-29 | Elpida Memory Inc | 半導体チップ及び半導体チップの設計変更方法 |
US7391229B1 (en) * | 2006-02-18 | 2008-06-24 | Altera Corporation | Techniques for serially transmitting on-chip termination control signals |
US20070291572A1 (en) * | 2006-06-20 | 2007-12-20 | Josef Schnell | Clock circuit for semiconductor memory |
JP2009118480A (ja) * | 2007-11-02 | 2009-05-28 | Hynix Semiconductor Inc | オンダイターミネーション装置及びこれを備える半導体メモリ装置 |
Also Published As
Publication number | Publication date |
---|---|
US20130015880A1 (en) | 2013-01-17 |
US8674720B2 (en) | 2014-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2013021528A (ja) | 半導体装置、及び出力バッファのインピーダンスを調整する方法 | |
US10200044B2 (en) | Semiconductor device having impedance calibration function to data output buffer and semiconductor module having the same | |
US9018973B2 (en) | Semiconductor device | |
US6973001B1 (en) | Semiconductor integrated circuit capable of adjusting the operation timing of an internal circuit based on operating environments | |
US20110193590A1 (en) | Semiconductor device and circuit board having the semiconductor device mounted thereon | |
JP2008228276A (ja) | Zqキャリブレーション動作制御回路及びそれによるzqキャリブレーション方法 | |
US20100177588A1 (en) | Calibration circuit and calibration method | |
JP2013085126A (ja) | 半導体装置 | |
US8035412B2 (en) | On-die termination latency clock control circuit and method of controlling the on-die termination latency clock | |
JP2012008881A (ja) | メモリシステム及びその制御方法 | |
US11024400B2 (en) | Nonvolatile memory including on-die-termination circuit and storage device including the nonvolatile memory | |
US8553489B2 (en) | Semiconductor device having point-shift type FIFO circuit | |
JP5618772B2 (ja) | 半導体装置 | |
JP2011222080A (ja) | 半導体装置 | |
JP5566659B2 (ja) | 半導体装置 | |
JP2011135436A (ja) | 半導体装置 | |
JP2016005075A (ja) | 半導体装置 | |
US9627013B2 (en) | Semiconductor memory device including output buffer | |
JP2012253485A (ja) | 半導体装置 | |
US20230377622A1 (en) | Semiconductor memory device and method for controlling the same | |
US11227650B1 (en) | Delay circuitry with reduced instabilities | |
TWI610313B (zh) | 半導體裝置的資料寫入電路 | |
US11798635B2 (en) | Semiconductor integrated circuit | |
US20230387900A1 (en) | Delay control circuit and a memory module including the same | |
TW202343702A (zh) | 半導體晶粒、多晶片封裝以及記憶體系統 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130731 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130801 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130905 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20131030 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131213 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140624 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20150327 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20150331 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150527 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150602 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20150828 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151201 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160315 |
|
A045 | Written measure of dismissal of application [lapsed due to lack of payment] |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20160726 |