KR970051299A - 워드 드라이버 회로와 그를 이용한 메모리 회로 - Google Patents
워드 드라이버 회로와 그를 이용한 메모리 회로 Download PDFInfo
- Publication number
- KR970051299A KR970051299A KR1019960073602A KR19960073602A KR970051299A KR 970051299 A KR970051299 A KR 970051299A KR 1019960073602 A KR1019960073602 A KR 1019960073602A KR 19960073602 A KR19960073602 A KR 19960073602A KR 970051299 A KR970051299 A KR 970051299A
- Authority
- KR
- South Korea
- Prior art keywords
- potential
- word
- power supply
- transistor
- source
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/14—Word line organisation; Word line lay-out
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 메모리회로 내에 제공되는 워드 드라이브회로에 관한 것으로 공통으로 접속되는 게이트 전극과 공통으로 접속되는 소오스 또는 드레인전극을 갖는 P 채널 및 N 채널 트랜지스터로 구성되며, N 채널 트랜지스터는 접지에 접속되는 다른 소오스 또는 드레인전극을 가지며, 이 트랜지스터들의 소오스 또는 드레인 전극의 공통접속점에는 워드라인이 접속되며, 상기 게이트전극에는 제1어드레스신호군을 디코딩하여 생성되며 전위가 N 채널 트랜지스터를 도통시키는 제1전위 또는 상기 제1전원보다 낮은 제2전위인 제1선택 신호가 공급되며, P 채널 트랜지스터의 소오스 또는 드레인 전극에는 제2어드레스 신호군을 디코딩하여 생성되며 전위가 선택된 워드라인의 제3전위 또는 상기 제1전원보다 낮은 제4전위인 제2선택신호가 공급된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 의한 서브워드 드라이버 회로도.
제2도는 제1도의 회로의 동작을 설명하는 표.
제3도는 본 발명에 의한 메모리셀 블록의 일반구성도.
제4도는 본 발명에 의한 메모리셀 블록의 상세회로도.
제5도는 본 발명의 일 실시예의 타이밍도.
제6도는 종래의 회로도.
제7도는 종래의 서브워드 드라이버 회로도.
제8도는 제7도의 회로의 동작을 설명하는 표.
제9도는 종래의 또 다른 서드워드 드라이버 회로도.
제10도는 제9도의 회로의 동작을 설명하는 표.
Claims (14)
- 메모리회로 내에서 제1전원과 이 제1전원보다 높은 제2전원으로부터 전압을 공급받으며, 제1도 전형의 제1트랜지스터와, 상기 제1트랜지스터의 게이트에 접속되는 게이트, 상기 제1트랜지스터의 1 소오스 또는 드레인에 동작 가능하게 접속되는 1 소오스 또는 드레인 및 상기 제1전원에 접속되는 다른 소오스 또는 드레인을 갖는 제2도전형의 제2트랜지스터를 포함하며, 상기 제1트랜지스터와 제2트랜지스터에 공통으로 접속된 소오스 또는 드레인에는 워드라인이 접속되고, 상기 제1트랜지스터와 제2트랜지스터에 공통으로 접속된 게이트전극에는 제1어드레스신호군을 디코딩하여 생기며 전위가 제2트랜지스터를 도통시키는 제1전위 또는 제1전원보다 낮은 제2전위인 제1선택신호가 공급되며, 상기 제1트랜지스터의 또 다른 소오스 또는 드레인 전극에는 제2어드레스신호군을 디코딩하여 생기며 전위가 선택상태의 워드라인의 제3전위 또는 제1전원보다 낮은 제4전위인 제2선택신호가 공급되는 것이 특징인 워드 드라이버회로.
- 제1항에 있어서, 상기 제2전위는 제1전원보다 제1트랜지스터의 임계전압이상만큼 낮은 레벨을 갖는 것이 특징인 워드 드라이버회로.
- 제1항에 있어서, 상기 제4전위는 제1전원보다 낮은 것이 특징인 워드 드라이버회로.
- 제1항에 있어서, 상기 제4전위는 상기 제2전위와 거의 동일레벨인 것이 특징인 워드 드라이버회로.
- 제1항에 있어서, 상기 제2전위는 메모리회로 내에서 발생된 기판바이어스전위인 것이 특징인 워드 드라이버회로.
- 제1항에 있어서, 상기 제4전위는 메모리회로 내에서 발생된 기판바이어스전위인 것이 특징인 워드 드라이버회로.
- 제1항에 있어서, 상기 제1전위는 상기 제2전원과 동일 전위 또는 유사한 것이 특징인 워드 드라이버회로.
- 메모리회로 내에서 제1전원과 이 제1전원보다 높은 제2전원으로부터 전압을 공급받으며, 제1 및 제2입력단자와, 워드라인에 접속되는 출력단자와, 상기 제1입력단자에 동작 가능하게 접속되는 게이트, 상기 제2입력단자에 동작 가능하게 접속되는 1 소오스 또는 드레인 및 상기 출력단자에 동작 가능하게 접속되는 다른 소오스 또는 드레인을 갖는 P 채널의 제1트랜지스터와, 상기 제1입력단자에 동작 가능하게 접속되는 게이트, 상기 제1전원에 동작 가능하게 접속되는 1 소오스 또는 드레인 및 상기 출력 단자에 동작 가능하게 접속되는 다른 소오스 또는 드레인을 갖는 N 채널의 제2트랜지스터를 포함하며, 상기 제1입력단자에는 제1어드레스신호군을 디코딩하여 생기며 전위가 제2트랜지스터를 도통시키는 제1전위 또는 제1전원보다 낮은 제2전위인 제1선택신호가 공급되며, 상기 제2입력단자에는 전위가 선택 상태의 워드라인의 제3전위 또는 제1전원 보다 낮은 제4전위인 제2선택신호가 공급되는 것이 특징인 워드 드라이버회로.
- 제8항에 있어서, 상기 제2전위는 메모리회로 내에서 발생된 기판바이어스전압의 전위인 것이 특징인 워드 드라이버회로.
- 제8항에 있어서, 상기 제4전위는 메모리회로 내에서 발생된 기판바이어스전압의 전위인 것이 특징인 워드 드라이버회로.
- 접지레벨의 제1전원과 상기 제1전원보다 높은 제2전원을 공급받는 메모리회로에 있어서, 각 로우마다 복수의 서브워드로 분할된 복수의 로우로 구비된 복수의 워드라인과, 상기 워드라인에 교차하는 복수의 비트라인과, 상기 워드와 비트라인들의 교차부에 제공되는 복수의 메모리셀과, 메인워드 선택신호를 제공하도록 제1어드레스군을 디코딩하는 메인워드 디코더와, 서브워드 선택신호를 제공하도록 제2어드레스군을 디코딩하는 서브워드 디코더와, 상기 상응하는 로우내의 상기 서브워드 라인에 접속되며 또한 상기 메인워드 선택신호를 공급받는 복수의 서브워드 드라이버 회로를 포함하며, 상기 서브워드 드라이버는 메인워드 선택신호를 공급받는 제1입력단자와, 서브워드 선택신호를 공급받는 제2입력단자와, 서브워드라인에 동작 가능하게 접속되는 출력단자와, 상기 제1입력단자에 동작 가능하게 접속되는 게이트, 상기 제2입력단자에 동작 가능하게 접속되는 1 소오스 또는 드레인 및 상기 출력단자에 동작 가능하게 접속되는 다른 소오스 또는 드레인을 갖는 P채널의 제1트랜지스터와, 상기 제1입력단자에 동작 가능하게 접속되는 게이트, 상기 제1전원에 동작 가능하게 접속되는 1 소오스 또는 드레인 및 상기 출력단자에 동작 가능하게 접속되는 다른 소오스 또는 드레인을 갖는 N 채널의 제2트랜지스터를 포함하며, 상기 메인워드 선택신호는 비선택 상태에서 제2트랜지스터를 도통시키는데 필요한 제1전위가 되며 또한 선택상태에서 제1전원보다 낮은 제4전위가 되며, 상기 서브워드 선택신호는 선택상태에서 선택워드 라인의 제3전위가 되고 비선택상태에서 제1전원 이하의 제4전위가 되는 것이 특징인 메모리회로.
- 제11항에 있어서, 상기 제2전위는 메모리회로 내에서 발생된 기판바이어스 전위인 것이 특징인 메모리회로.
- 제11항에 있어서, 상기 제4전위는 상기 메모리회로 내에서 발생된 기판바이어스전위인 것이 특징인 메모리회로.
- 접지레벨의 제1전원과 상기 제1전원보다 높은 제2전원을 공급받는 메모리회로에 있어서, 각 로우마다 복수의 서브워드로 분할된 복수의 로우로 구비된 복수의 워드라인과, 상기 워드라인에 교차하는 복수의 비트라인과, 상기 워드와 비트라인들의 교차부에 제공되는 복수의 메모리셀과, 제1선택신호를 제공하도록 제1어드레스군을 디코딩하는 제1워드 디코더와, 제2선택신호를 제공하도록 제2어드레스군을 디코딩하는 제2워드 디코더와, 상기 상응하는 로우내의 상기 서브워드 라인에 접속되며 또한 상기 제1 및 제2워드 선택신호를 공급받는 복수의 워드 드라이버회로를 포함하며, 상기 워드 드라이버회로는 콤프리멘타리 MOS 트랜지스터 회로로 되며, 상기 제1선택신호는 선택 또는 비선택 상태에 따라 제2전원레벨의 제1전위 또는 제1전원보다 낮은 제2전위가 되며, 상기 제2선택신호는 선택 또는 비선택 상태에 따라 선택된 서브워드 라인의 제3전위 또는 제1전원보다 낮은 제4전위가 되는 것이 특징인 메모리회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34061595A JP3636233B2 (ja) | 1995-12-27 | 1995-12-27 | ワードドライバ回路及びそれを利用したメモリ回路 |
| JP95-340615 | 1995-12-27 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970051299A true KR970051299A (ko) | 1997-07-29 |
Family
ID=18338676
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960073602A KR100232415B1 (ko) | 1995-12-27 | 1996-12-27 | 워드 드라이버 회로와 그를 이용한 메모리 회로 |
| KR1019960073602A KR970051299A (ko) | 1995-12-27 | 1996-12-27 | 워드 드라이버 회로와 그를 이용한 메모리 회로 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960073602A KR100232415B1 (ko) | 1995-12-27 | 1996-12-27 | 워드 드라이버 회로와 그를 이용한 메모리 회로 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5640359A (ko) |
| JP (1) | JP3636233B2 (ko) |
| KR (2) | KR100232415B1 (ko) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10112181A (ja) * | 1996-10-08 | 1998-04-28 | Fujitsu Ltd | 半導体記憶装置 |
| KR100253277B1 (ko) * | 1997-02-19 | 2000-05-01 | 김영환 | 계층적워드라인구조 |
| US6055203A (en) * | 1997-11-19 | 2000-04-25 | Waferscale Integration | Row decoder |
| JP2000057766A (ja) | 1998-08-11 | 2000-02-25 | Mitsubishi Electric Corp | 昇圧電圧駆動回路およびそれを用いた半導体記憶装置 |
| JP2000113670A (ja) * | 1998-10-05 | 2000-04-21 | Mitsubishi Electric Corp | 同期型半導体記憶装置 |
| KR100313787B1 (ko) * | 1999-12-30 | 2001-11-26 | 박종섭 | 반도체 메모리 장치의 워드라인 구동 회로 |
| JP4245147B2 (ja) | 2003-10-28 | 2009-03-25 | エルピーダメモリ株式会社 | 階層ワード線方式の半導体記憶装置と、それに使用されるサブワードドライバ回路 |
| US7110319B2 (en) * | 2004-08-27 | 2006-09-19 | Micron Technology, Inc. | Memory devices having reduced coupling noise between wordlines |
| KR100850283B1 (ko) | 2007-01-25 | 2008-08-04 | 삼성전자주식회사 | 3차원 적층구조를 가지는 저항성 반도체 메모리 장치 및그의 워드라인 디코딩 방법 |
| JP4913878B2 (ja) * | 2009-05-27 | 2012-04-11 | ルネサスエレクトロニクス株式会社 | ワード線選択回路、ロウデコーダ |
| KR20160074907A (ko) * | 2014-12-19 | 2016-06-29 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치의 워드라인 구동회로 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3451118B2 (ja) * | 1993-12-15 | 2003-09-29 | 株式会社日立製作所 | 半導体不揮発性記憶装置 |
-
1995
- 1995-12-27 JP JP34061595A patent/JP3636233B2/ja not_active Expired - Lifetime
-
1996
- 1996-07-25 US US08/686,385 patent/US5640359A/en not_active Expired - Lifetime
- 1996-12-27 KR KR1019960073602A patent/KR100232415B1/ko active
- 1996-12-27 KR KR1019960073602A patent/KR970051299A/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US5640359A (en) | 1997-06-17 |
| KR100232415B1 (ko) | 1999-12-01 |
| JP3636233B2 (ja) | 2005-04-06 |
| JPH09180444A (ja) | 1997-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2501993B2 (ja) | 半導体記憶装置 | |
| KR980004972A (ko) | 반도체 기억 장치 | |
| KR850006234A (ko) | 반도체 집적회로 | |
| KR940018874A (ko) | 불휘발성 반도체 기억장치 | |
| KR910010526A (ko) | 페이지 소거 가능한 플래쉬형 이이피롬 장치 | |
| KR860000659A (ko) | M0s 스태틱형 ram | |
| KR910006996A (ko) | 비휘발성 메모리 어레이 | |
| US8363505B2 (en) | Local word line driver | |
| KR970051299A (ko) | 워드 드라이버 회로와 그를 이용한 메모리 회로 | |
| KR0121131B1 (ko) | 반도체 메모리장치의 구동회로 | |
| US4641286A (en) | Auxiliary decoder for semiconductor memory device | |
| US4730133A (en) | Decoder circuit of a semiconductor memory device | |
| KR960700527A (ko) | 반도체 기억장치 | |
| KR100420088B1 (ko) | 반도체 장치 | |
| US4520463A (en) | Memory circuit | |
| US4023149A (en) | Static storage technique for four transistor IGFET memory cell | |
| KR910006997A (ko) | 기생용량에 의해 야기된 오동작을 방지하기 위한 eprom의 디코더 회로 | |
| KR970016535A (ko) | 어드레스 디코더 | |
| US5461593A (en) | Word-line driver for a semiconductor memory device | |
| US6538955B2 (en) | Semiconductor integrated circuit for which high voltage countermeasure was taken | |
| KR930022370A (ko) | 반도체 메모리 장치 | |
| US4620299A (en) | Row decoder | |
| KR930004176B1 (ko) | Cmos rom 데이타 선택회로 | |
| JPH0766669B2 (ja) | デコーダバッファ回路 | |
| US4884240A (en) | Static row driver |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130822 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20140825 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20150819 Year of fee payment: 17 |
|
| FPAY | Annual fee payment |
Payment date: 20160818 Year of fee payment: 18 |
|
| EXPY | Expiration of term |