KR930020695A - 반도체 기억장치 - Google Patents

반도체 기억장치 Download PDF

Info

Publication number
KR930020695A
KR930020695A KR1019930003616A KR930003616A KR930020695A KR 930020695 A KR930020695 A KR 930020695A KR 1019930003616 A KR1019930003616 A KR 1019930003616A KR 930003616 A KR930003616 A KR 930003616A KR 930020695 A KR930020695 A KR 930020695A
Authority
KR
South Korea
Prior art keywords
mosfets
memory device
semiconductor memory
word line
word lines
Prior art date
Application number
KR1019930003616A
Other languages
English (en)
Inventor
사또시 오구치
가즈마사 야나기사와
Original Assignee
가나이 쓰토무
가부시키가이샤 히타치 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쓰토무, 가부시키가이샤 히타치 세이사쿠쇼 filed Critical 가나이 쓰토무
Publication of KR930020695A publication Critical patent/KR930020695A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5006—Current

Abstract

메모리어레이에서 복수로 된 워드선에 각각 게이트가 접속된 복수로 된 MOSFET와 이들 복수로 된 MOSFET의 소스와 드레인과의 사이에 흐르는 전류의 유무를 검출하는 테스트용 패드를 포함하는 테스트 회로를 설치하는 것에 의해 워드선이 전원과 단락해서 MOSFET의 임계치전압 이상의 중간전위이면 그것에 대응해서 MOSFET로 전류가 흐르기 때문에 상기 워드선과 전원의 단락의 유무를 정확하게 검훌할 수 있는 반도체 기억장치.

Description

반도체 기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 관한 스태이틱형 RAM의 일실시예를 나타내는 주요부의 회로도이다.
제2도는 본 발명에 관한 스태이틱형 RAM의 다른 일실시예를 나타내는 주요부의 회로도이다.
제3도는 본 발명에 관한 스태이틱형 RAM에 설치되는 테스트회로의 다른 일실시예를 나타내는 회로도이다.

Claims (26)

  1. 복수의 워드선과 복수의 데이타선 및 매트릭스에 배열되는 메모리셀의 포함하는 메모리어레이와; 상기 복수의 워드선에 접속된 각 게이트를 가지는 복수의 MOSFET를 포함하는 검출회로와; 상기 복수의 MOSFET의 적어도 하나의 소스ㅡ드레인 통로를 통해서 흐르는 전류의 존재를 검출하기 위한 패드로 이루어진 반도체 메모리 장치.
  2. 제1항에 있어서, 상기 복수의 MOSFET의 소스단자는 소정의 전원전압이 공통으로 공급되고, 상기 MOSFET의 드레인 단자는 상기 패드로 공통접속되도록 한 반도체 메모리 장치.
  3. 제1항에 있어서, 상기 검출회로의 복수의 MOSFET는 인접하는 워드선과는 다르도록 복수의 블럭으로 나뉘어지고, 각각의 상기 복수의 블럭에 대응하는 전류의 존재를 검출하는 복수의 상기 패드에 접속되도록 한 반도체 메모리 장치.
  4. 제3항에 있어서, 사익 복수의 MOSFET의 소스단자는 소정의 전원전압이 공통으로 공급되어, 상기 MOSFET의 드레인 단자는 인접하는 워드선이 다르도록 2개의 상기 패드에 교차해서 접속되도록 한 반도체 기억 장치.
  5. 제4항에 있어서, 상기 패드는 반도체기판 위에 형성된 전극으로 만들어지도록 한 반도체 기억장치.
  6. 제5항에 있어서, 상기 복수의 워드선은 주워드선을 통해서 전달되는 선택신호와 로컬워드선 선택신호들에 의해 선택되는 로컬워드선으로 형성되도록 한 반도체 기억장치.
  7. 제6항에 있어서, 상기 주워드선에서 안전되게 비선택레벨에서 출력신호를 생상하기 위한 퓨즈수단과, 상기 퓨즈수단의 신호를 차단하는데 응해서 상기 로컬워드선을 강제로 비선택레벨로 하기 위한 수단을 더 구비한 반도체 기억장치.
  8. 제7항에 있어서, 상기 메모리셀은 랫치형태의 기억부와; 상기 렛치형태의 기억부의 입출력단자와 상기 데이타선과의 사이에 접속되는 전송게이트 MOSFET들을 포한하고 상기 전송게이트MOSFET의 게이트는 상기 워드선에 접속되도록 한 반도체 기억장치.
  9. 제8항에 있어서, 상기 랫치형태의 기억부는 2개의 CMOS인버터를 포함하도록 한 반도체 기억장치.
  10. 복수의 워드선과 복수의 데이타선 및 매트릭스로 배열된 메모리셀을 포함하는 메모리어레이와; 상기 복수의 워드선 중 2개의 워드선의 전압이 모두 선택레벨인 것을 검출하기 위한 2개의 워드선마다에 대응해서 설치되는 검출회로와; 상기 검출회로의 공통출력단자가 결합되는 패드로 이루어진 반도체 기억장치.
  11. 제10항에 있어서, 상기 검출회로는 각각 직렬형태로 접속된 제1 및 제2 MOSFET와 제3 및 제 4MOSFET를 포함하고, 상기 제1및 제4 MOSFET의 게이트는 상기 2개의 워드선의 한편에 접속되고, 상기 제2및 제3 MOSFET의 게이트는 상기 2개의 워드선의 다른 편에 접속되게 구비되어, 상기 제1 및 제2 MOSFET의 소스·드레인간의 통로는 소정의 고정전압이 공급되는 단자와 상기 패드와의 사이에서 접속되고, 상기 제3및 제4 MOSFET의 소스드레인 통로는 상기 소정의 고정전압이 공급되는 단자와 상기 패드와의 사이에서 접속되도록 한 반도체 기억장치.
  12. 제11항에 있어서, 상기 복수의 워드선에 접속되는 각 게이트를 가지는 복수의 MOSFET를 포함하는 제2검출회로와; 상기 복수의 MOSFET의 적어도 하나의 소스·드레인을 통해서 흐르는 전류가 있는지를 검출하기 위한 제2패드로 더 구비된 반도체 기억장치.
  13. 제12항에 있어서, 상기 복수의 MOSFET의 소스단자는 소정의 전원전압이 공통으로 공급되고, 상기 MOSFET의 드레인단자는 상기 제2패드로 공통접속되도록 한 반도체 기억장치.
  14. 제13항에 있어서, 상기 소정의 고정전압은 상기 반도체 메모리장치로 공급되는 전원전압인 반도체 기억장치.
  15. 제14항에 있어서, 상기 패드는 반도체 기판상에 형성된 전극으로 만들어지도록 한 반도체 기억장치.
  16. 제15항에 있어서, 상기 복수의 워드선은 주워드선과 로컬워드선 선택신호를 통해서 전달되는 선택신호에 의해 선택되는 로컬워드선으로 형성되도록 한 반도체 기억장치.
  17. 제16항에 있어서, 상기 주워드선에 안정되게 비선택레벨에서 출력신호를 생성하기 위한 퓨즈수단과; 상기 퓨즈수단의 신호를 차단에 의해서 상기 로컬워드선을 강하게 비선택 레벨로 만들기 위한 수단을 더 구비한 반도체 기억장치.
  18. 제17항에 있어서, 상기 메모리셀은 랫치형태의 기억부와; 상기 랫치형태의 기억부의 입출력단자와 상기데이타선과 사이에 설치되는 전송게이트 MOSFET를 포함하고, 상기 전송게이트 MOSFET의 게이트는 상기 워드선에 접속되도록 한 반도체 기억장치.
  19. 제18항에 있어서, 상기 랫치형태의 기억부는 2개의 CMOS 인버터회로를 포함하도록 한 반도체 기억장치.
  20. 제10항에 있어서, 상기 검출회로는 상기 제1 MOSFET와 상기 2 MOSFET의 접속점과, 상기 제3 MOSFET와 제4 MOSFET의 접속점과의 사이에 결합되고, 테스트용 제어신호가 게이트로 공급되는 스위치 MOSFET를 포함하는 반도체 기억장치.
  21. 제20항에 있어서, 상기 소정의 고정전압이 상기 반도체 기억장치로 공급되는 전원전압인 반도체 기억장치.
  22. 제21항에 있어서, 테스트용 단자는 반도체 기판상에 형성되는 전극으로 만들어지도록 한 반도체 기억장치.
  23. 제22항에 있어서, 상기 복수의 워드선은 주워드선을 통해서 전달되는 선택신호와 로컬워드선 선택신호들에 의해 선택되는 로컬워드선으로 형성되도록 한 반도체 기억장치.
  24. 제23항에 있어서, 상기 주워드선상에 정상적으로 비선택레벨의 출력신호를 형성하기 위한 퓨즈수단과, 상기 퓨즈수단의 절단신호에 의해 상기 로컬워드선을 강제적으로 비선택레벨로 하는 수단을 더 포함하도록 한 반도체 기억장치.
  25. 제24항에 있어서, 상기 메모리셀을 랫치형태의 기억부와; 상기 랫치형태의 기억부의 입출력단자와 상기 데이타선과의 사이에 설치되는 전송게이트 MOSFDET들을 포함하고, 상기 전송게이트MOSFET의 게이트는 상기 워드선에 접속되도록 한 반도체 기억장치.
  26. 제25항에 있어서, 상기 랫치형태의 기억부는 2개의 CMOS 인버터를 포함하도록 한 반도체 기억장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930003616A 1992-03-30 1993-03-11 반도체 기억장치 KR930020695A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP92-106117 1992-03-30
JP4106117A JPH05282898A (ja) 1992-03-30 1992-03-30 半導体記憶装置

Publications (1)

Publication Number Publication Date
KR930020695A true KR930020695A (ko) 1993-10-20

Family

ID=14425515

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930003616A KR930020695A (ko) 1992-03-30 1993-03-11 반도체 기억장치

Country Status (3)

Country Link
US (1) US5371712A (ko)
JP (1) JPH05282898A (ko)
KR (1) KR930020695A (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0624844A2 (en) * 1993-05-11 1994-11-17 International Business Machines Corporation Fully integrated cache architecture
US5440516A (en) * 1994-01-27 1995-08-08 Sgs-Thomson Microelectronics, Inc. Testing circuitry of internal peripheral blocks in a semiconductor memory device and method of testing the same
DE69516768T2 (de) * 1994-03-09 2000-11-23 Koninkl Philips Electronics Nv Prüfbarer i ddq- speicher durch kumulative wort-zeilen-aktivierung
US5446698A (en) * 1994-06-30 1995-08-29 Sgs-Thomson Microelectronics, Inc. Block decoded redundant master wordline
JP3495787B2 (ja) * 1994-06-30 2004-02-09 株式会社ルネサステクノロジ 半導体装置
JP2654352B2 (ja) * 1994-07-29 1997-09-17 日本電気アイシーマイコンシステム株式会社 半導体集積回路
US5619460A (en) * 1995-06-07 1997-04-08 International Business Machines Corporation Method of testing a random access memory
US5615159A (en) * 1995-11-28 1997-03-25 Micron Quantum Devices, Inc. Memory system with non-volatile data storage unit and method of initializing same
KR100257580B1 (ko) * 1997-11-25 2000-06-01 윤종용 반도체 메모리 장치의 번-인 제어 회로
US6226200B1 (en) 1999-11-17 2001-05-01 Motorola Inc. In-circuit memory array bit cell threshold voltage distribution measurement
JP3571981B2 (ja) 1999-12-28 2004-09-29 株式会社東芝 半導体装置
JP4727785B2 (ja) 2000-01-26 2011-07-20 富士通セミコンダクター株式会社 半導体記憶装置及び半導体記憶装置のワード線欠陥検出方法
US6396751B1 (en) * 2001-01-05 2002-05-28 Taiwan Semiconductor Manufacturing Corporation, Ltd Semiconductor device comprising a test structure
US6795326B2 (en) * 2001-12-12 2004-09-21 Micron Technology, Inc. Flash array implementation with local and global bit lines
JP3911440B2 (ja) * 2002-05-13 2007-05-09 松下電器産業株式会社 半導体記憶装置
US20080232169A1 (en) * 2007-03-20 2008-09-25 Atmel Corporation Nand-like memory array employing high-density nor-like memory devices
KR101340510B1 (ko) * 2007-12-27 2013-12-12 삼성전자주식회사 테스트 장치 및 반도체 집적 회로 장치
US8379468B2 (en) 2011-06-27 2013-02-19 Freescale Semiconductor, Inc. Word line fault detection
US9490031B2 (en) 2014-02-26 2016-11-08 Freescale Semiconductor, Inc. High-speed address fault detection using split address ROM
US9263152B1 (en) 2014-07-23 2016-02-16 Freescale Semiconductor, Inc. Address fault detection circuit
TWI534819B (zh) * 2014-07-31 2016-05-21 常憶科技股份有限公司 於靜態電流測試下檢測全域字元線缺陷
CN104732947B (zh) * 2015-04-16 2017-02-22 京东方科技集团股份有限公司 一种驱动芯片、驱动板及其测试方法、显示装置
US11929698B2 (en) 2021-03-23 2024-03-12 Snap-On Incorporated Short circuit protection for a BLDC motor

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01208795A (ja) * 1988-02-16 1989-08-22 Toshiba Corp 半導体記憶装置
US5142496A (en) * 1991-06-03 1992-08-25 Advanced Micro Devices, Inc. Method for measuring VT 's less than zero without applying negative voltages

Also Published As

Publication number Publication date
US5371712A (en) 1994-12-06
JPH05282898A (ja) 1993-10-29

Similar Documents

Publication Publication Date Title
KR930020695A (ko) 반도체 기억장치
KR950006850A (ko) 선택기 회로
KR910005314A (ko) 반도체 기억장치
KR910006996A (ko) 비휘발성 메모리 어레이
KR950030360A (ko) 반도체 기억장치
KR950015694A (ko) 번-인회로를 가지는 반도체 메모리장치 및 그 번-인방법
KR870000708A (ko) 동작검사를 행하는 반도체 메모리 장치
KR880000974A (ko) 휴즈회로와 그 내의 휴즈상태를 검출하는 검출회로를 갖는 반도체장치
KR860000659A (ko) M0s 스태틱형 ram
KR890012314A (ko) 반도체 기억장치
KR880004478A (ko) 반도체 기억장치
KR970012682A (ko) 강유전체 메모리장치 및 그 검사방법
KR920013653A (ko) 반도체 기억장치
KR930018582A (ko) 반도체 메모리장치의 비트라인 분리클럭 저너레이터
KR970023395A (ko) 반도체메모리장치
KR910013279A (ko) 감지 증폭기 및 이에 의한 방법
KR910008424A (ko) 검사회로를 갖는 반도체 집적회로 장치
KR890015270A (ko) 반도체메모리장치
KR950020746A (ko) 바이어스 제어 회로를 갖는 반도체 메모리 디바이스
KR970016535A (ko) 어드레스 디코더
KR860006875A (ko) 반도체 장치
KR100304690B1 (ko) 복합데이터테스트가간단한반도체메모리장치
KR890008838A (ko) 정적 랜덤 억세스 메모리 셀
JPH0574158B2 (ko)
KR970008199A (ko) 불휘발성 반도체 메모리의 기준 비트라인 셀

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid