KR920006997A - 용장회로(冗長回路) - Google Patents

용장회로(冗長回路) Download PDF

Info

Publication number
KR920006997A
KR920006997A KR1019910016483A KR910016483A KR920006997A KR 920006997 A KR920006997 A KR 920006997A KR 1019910016483 A KR1019910016483 A KR 1019910016483A KR 910016483 A KR910016483 A KR 910016483A KR 920006997 A KR920006997 A KR 920006997A
Authority
KR
South Korea
Prior art keywords
row
column selection
line group
selection line
blocks
Prior art date
Application number
KR1019910016483A
Other languages
English (en)
Other versions
KR950007456B1 (ko
Inventor
미찌야 기노시다
시게로 모리
기이찌 모로오가
히로시 미야모도
시게루 기구다
신징 슈호우
Original Assignee
시기 모리야
미쓰비시 뎅끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시기 모리야, 미쓰비시 뎅끼 가부시끼가이샤 filed Critical 시기 모리야
Publication of KR920006997A publication Critical patent/KR920006997A/ko
Application granted granted Critical
Publication of KR950007456B1 publication Critical patent/KR950007456B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
    • G11C29/848—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by adjacent switching
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

내용 없음

Description

용장회로(冗長回路)
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 관한 용장회로의 한 실시예를 표시하는 도면,
제2도는 본 발명에 관한 용장회로의 한 실시예에 있어서의 시프트 리던던시의 구성을 하는 도면.

Claims (2)

  1. 복수의 메모리셀을 매트릭스상으로 배치한 메모리셀어레이와 복수의 로우 또는 컬럼선택선을 가지고, 또한, 상기 메모리 셀어레이가 복수의 블럭으로 분할되어 있는 반도체기억장치에 있어서, 상기 복수의 로우 또는 컬럼선택선이, 복수의 블럭에서 공유되는 제1의 로우 또는 컬럼선택선군과, 상기 복수의 블럭의 각각의 내부에만 존재하는 제2의 로우 또는 컬럼 선택선군으로 이루어지고, 상기 제1의 로우 또는 컬럼선택선군과 상기 제2의 로우 또는 컬럼선택선군과의 사이에 스위치 수단을 가지고 있고, 또한, 상기 복수의 블럭의 각각의 내부에 있어서, 상기 제1의 로우 또는 컬럼선택선군보다 상기 제2의 로우 또는 컬럼선택선군이 1개 이상 많은 구성를 가지는 것을 특징으로 하는 용장회로.
  2. 복수의 메모리셀을 매트릭스상으로 배치한 메모리셀어레이와 복수의 로우 또는 컬럼선택선을 가지는 반도체 기억장치에 있어서, 상기 복수의 로우 또는 컬럼선택선이, 제1의 로우 또는 컬럼선택선군과, 제2의 로우 또는 컬럼선택선군으로 이루어지고, 상기 제1의 로우 또는 컬럼선택선군과 상기 제2의 로우 또는 컬럼선택선군과의 사이에 스위치 수단을 가지고 있고, 또한, 상기 제1의 로우 또는 컬럼선택선군보다 상기 제2의 로우 또는 컬럼선택선군이 1개 이상 많은 구성을 갖는 용장회로구성이고, 상기 제1의 로우 또는 컬럼선택선군이 동싱에 2개 이상 선택상태로 되는 구성을 가지는 것을 특징으로 하는 용장회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910016483A 1990-09-29 1991-09-20 용장회로(冗長回路) KR950007456B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2261213A JP2600018B2 (ja) 1990-09-29 1990-09-29 半導体記憶装置
JP90-261213 1990-09-29

Publications (2)

Publication Number Publication Date
KR920006997A true KR920006997A (ko) 1992-04-28
KR950007456B1 KR950007456B1 (ko) 1995-07-11

Family

ID=17358716

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910016483A KR950007456B1 (ko) 1990-09-29 1991-09-20 용장회로(冗長回路)

Country Status (4)

Country Link
US (1) US5574729A (ko)
JP (1) JP2600018B2 (ko)
KR (1) KR950007456B1 (ko)
DE (1) DE4132116A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030030165A (ko) * 2001-10-09 2003-04-18 동부전자 주식회사 메모리 디바이스의 전원 불량 테스트 장치

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5291443A (en) * 1991-06-26 1994-03-01 Micron Technology, Inc. Simultaneous read and refresh of different rows in a dram
JPH05334898A (ja) * 1992-06-02 1993-12-17 Mitsubishi Electric Corp 半導体記憶装置
US5465233A (en) * 1993-05-28 1995-11-07 Sgs-Thomson Microelectronics, Inc. Structure for deselecting broken select lines in memory arrays
JP3281203B2 (ja) * 1994-12-07 2002-05-13 株式会社東芝 半導体記憶装置
JPH08227597A (ja) * 1995-02-21 1996-09-03 Mitsubishi Electric Corp 半導体記憶装置
KR100192574B1 (ko) * 1995-10-04 1999-06-15 윤종용 디코디드 퓨즈를 사용한 반도체 메모리 장치의 컬럼 리던던시 회로
JP3501893B2 (ja) * 1996-02-23 2004-03-02 株式会社 沖マイクロデザイン 半導体記憶装置
KR0177406B1 (ko) * 1996-04-12 1999-04-15 문정환 스페어 디코더 회로
US5781486A (en) * 1996-04-16 1998-07-14 Micron Technology Corporation Apparatus for testing redundant elements in a packaged semiconductor memory device
US5706292A (en) 1996-04-25 1998-01-06 Micron Technology, Inc. Layout for a semiconductor memory device having redundant elements
JP3839869B2 (ja) * 1996-05-30 2006-11-01 株式会社ルネサステクノロジ 半導体記憶装置
DE19630918A1 (de) * 1996-07-31 1997-10-16 Siemens Ag Datenmassenspeicher und Verfahren zur Verarbeitung von in einem solchen Datenmassenspeichermedium gespeicherten Daten
US5734617A (en) * 1996-08-01 1998-03-31 Micron Technology Corporation Shared pull-up and selection circuitry for programmable cells such as antifuse cells
US6104209A (en) 1998-08-27 2000-08-15 Micron Technology, Inc. Low skew differential receiver with disable feature
JP3964491B2 (ja) * 1997-03-25 2007-08-22 株式会社ルネサステクノロジ 半導体記憶装置及び半導体記憶装置の欠陥救済方法
US6551857B2 (en) * 1997-04-04 2003-04-22 Elm Technology Corporation Three dimensional structure integrated circuits
US5915167A (en) * 1997-04-04 1999-06-22 Elm Technology Corporation Three dimensional structure memory
US6032264A (en) * 1997-04-22 2000-02-29 Micron Technology, Inc. Apparatus and method implementing repairs on a memory device
FR2764095B1 (fr) * 1997-05-30 2001-10-12 Sgs Thomson Microelectronics Circuit de memoire avec redondance dynamique
US5848008A (en) * 1997-09-25 1998-12-08 Siemens Aktiengesellschaft Floating bitline test mode with digitally controllable bitline equalizers
US6212482B1 (en) 1998-03-06 2001-04-03 Micron Technology, Inc. Circuit and method for specifying performance parameters in integrated circuits
JP4603111B2 (ja) * 1999-06-17 2010-12-22 富士通セミコンダクター株式会社 半導体記憶装置
US6198675B1 (en) * 1998-12-23 2001-03-06 Cray Inc. RAM configurable redundancy
US6452845B1 (en) 1999-01-07 2002-09-17 Micron Technology, Inc. Apparatus for testing redundant elements in a packaged semiconductor memory device
JP4212171B2 (ja) 1999-01-28 2009-01-21 株式会社ルネサステクノロジ メモリ回路／ロジック回路集積システム
DE10012104C2 (de) * 2000-03-13 2002-05-02 Infineon Technologies Ag Redundanz-Multiplexer für Halbleiterspeicheranordnung
US6262935B1 (en) * 2000-06-17 2001-07-17 United Memories, Inc. Shift redundancy scheme for wordlines in memory circuits
JP4012474B2 (ja) * 2003-02-18 2007-11-21 富士通株式会社 シフト冗長回路、シフト冗長回路の制御方法及び半導体記憶装置
US20050050400A1 (en) * 2003-08-30 2005-03-03 Wuu John J. Shift redundancy encoding for use with digital memories
TWI242213B (en) * 2003-09-09 2005-10-21 Winbond Electronics Corp Device and method of leakage current cuter and memory cell and memory device thereof
JP4421446B2 (ja) * 2004-11-01 2010-02-24 株式会社東芝 不揮発性半導体記憶装置
US20060274585A1 (en) * 2005-06-03 2006-12-07 Jung Chang H Memory device with row shifting for defective row repair
JP4703620B2 (ja) * 2007-09-14 2011-06-15 株式会社東芝 半導体記憶装置
US20110134707A1 (en) * 2007-11-02 2011-06-09 Saeng Hwan Kim Block isolation control circuit
US9348694B1 (en) * 2013-10-09 2016-05-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Detecting and managing bad columns
KR20160035836A (ko) * 2014-09-24 2016-04-01 에스케이하이닉스 주식회사 전자 장치
US11221794B2 (en) * 2019-02-20 2022-01-11 International Business Machines Corporation Memory array element sparing
EP3739872B1 (en) * 2019-05-17 2022-02-23 Teledyne Innovaciones Microelectrónicas, SLU Cmos optical sensor with a scalable repairing scheme to repair defective readout channels providing a further function of row noise suppression and corresponding row noise suppression method

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5928560Y2 (ja) * 1979-11-13 1984-08-17 富士通株式会社 冗長ビットを有する記憶装置
JPS58175196A (ja) * 1982-04-05 1983-10-14 Toshiba Corp 半導体メモリ−
JPS6135636A (ja) * 1984-07-27 1986-02-20 Sony Corp 光信号伝送装置
JPS6161300A (ja) * 1984-09-03 1986-03-29 Hitachi Ltd 欠陥救済回路
JPS62183159A (ja) * 1986-02-06 1987-08-11 Nec Corp 半導体装置
JP2577724B2 (ja) * 1986-07-31 1997-02-05 三菱電機株式会社 半導体記憶装置
JPS6427099A (en) * 1987-07-22 1989-01-30 I O Data Kiki Kk Semiconductor memory device
JPS6442099A (en) * 1987-08-07 1989-02-14 Sharp Kk Semiconductor device
JP2837433B2 (ja) * 1989-06-05 1998-12-16 三菱電機株式会社 半導体記憶装置における不良ビット救済回路
DE69023181T2 (de) * 1989-08-04 1996-04-18 Fujitsu Ltd Halbleiterspeichergerät mit Redundanz.
JPH043399A (ja) * 1990-04-19 1992-01-08 Sharp Corp 半導体記憶装置
NL9201347A (nl) * 1992-07-27 1994-02-16 Oce Nederland Bv Inrichting voor het overdragen van een tonerbeeld van een beeldvormingsmedium naar een ontvangstmateriaal.
JP6135636B2 (ja) * 2014-10-17 2017-05-31 トヨタ自動車株式会社 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030030165A (ko) * 2001-10-09 2003-04-18 동부전자 주식회사 메모리 디바이스의 전원 불량 테스트 장치

Also Published As

Publication number Publication date
DE4132116C2 (ko) 1993-07-22
JP2600018B2 (ja) 1997-04-16
US5574729A (en) 1996-11-12
JPH04139700A (ja) 1992-05-13
KR950007456B1 (ko) 1995-07-11
DE4132116A1 (de) 1992-04-09

Similar Documents

Publication Publication Date Title
KR920006997A (ko) 용장회로(冗長回路)
KR890002886A (ko) 반도체 기억장치
KR920020495A (ko) 반도체 기억장치
KR890008833A (ko) 반도체메모리
KR910013266A (ko) 반도체 메모리 어레이의 구성방법
KR920020515A (ko) 반도체 판독전용메모리
KR910016009A (ko) 메모리 장치내의 결손을 제거하기 위한 리던던시 구조
KR910008727A (ko) 플래시라이트기능을 구비한 반도체기억장치
KR920008773A (ko) 반도체 기억장치
KR960008833A (ko) 반도체 기억 장치
KR900005451A (ko) 반도체메모리장치
KR970076848A (ko) 집적 회로 메모리
KR890016573A (ko) 반도체기억장치
KR950030151A (ko) 반도체 기억장치
KR870009384A (ko) 반도체 기억 장치
KR920001545A (ko) 반도체 기억장치
KR910014937A (ko) 반도체 기억장치
KR950015389A (ko) 반도체 메모리 장치
KR930005020A (ko) 망사 구조의 전원선을 가지는 반도체 메모리 장치
KR910010523A (ko) 마스터 슬라이스형 반도체 집적 회로
KR960038978A (ko) 다수개의 뱅크들을 가지는 반도체 메모리 장치
KR960019313A (ko) 반도체 메모리 장치
KR900019047A (ko) 반도체 기억장치
KR920010981B1 (ko) 반도체기억장치의 디코드방법 및 그 방법을 채택한 반도체 기억장치
KR920017101A (ko) 반도체 메모리 장치의 워드라인 드라이버단 배치방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070625

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee