JPS62183159A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS62183159A JPS62183159A JP2511186A JP2511186A JPS62183159A JP S62183159 A JPS62183159 A JP S62183159A JP 2511186 A JP2511186 A JP 2511186A JP 2511186 A JP2511186 A JP 2511186A JP S62183159 A JPS62183159 A JP S62183159A
- Authority
- JP
- Japan
- Prior art keywords
- type
- diffusion layer
- layer
- junction
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000009792 diffusion process Methods 0.000 claims abstract description 35
- 239000012535 impurity Substances 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 abstract description 8
- 230000015556 catabolic process Effects 0.000 abstract description 7
- 230000001681 protective effect Effects 0.000 abstract description 5
- 230000002441 reversible effect Effects 0.000 abstract description 4
- 230000005611 electricity Effects 0.000 abstract description 3
- 230000003068 static effect Effects 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract 1
- 230000002265 prevention Effects 0.000 abstract 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 230000000295 complement effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000036961 partial effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Protection Of Static Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、例えば、集積回路装置のＭＯ８ＦＥＴ素子の
入力回路保護抵抗として、基板と反対導電型の不純物拡
散層が形成されている半導体装置に関する。
入力回路保護抵抗として、基板と反対導電型の不純物拡
散層が形成されている半導体装置に関する。
第４図は相補型のＭＯ８ＦＥＴ素子（図示せず）を含む
集積回路装置の入力端子近傍の平面図、第５図は第１図
に対応する等価回路図である。第４図において、Ｐ型基
板上の外部接続端子としての導電ランド４は、スルーホ
ール３を用いて、Ｐ型基板に対し、等価ダイオードＤの
Ｎ極であり、かつ、抵抗素子としてのＮ型の不純物拡散
層１１の一端に接続されている。Ｎ型拡散層１．１の他
端は、第５図の等価回路図に示すように、相補型ＭＯ８
Ｆ Ｅ Ｔ （Ｊ 、 Ｑｔのゲートに接続されて、こ
のＭＯＳＦＥＴの入力保護抵抗として働らく。しかして
、Ｎ型拡散層１１のスルーホール接続部の外形は一般に
方形であって、四箇所の角の部分１２が存在することに
なる。
集積回路装置の入力端子近傍の平面図、第５図は第１図
に対応する等価回路図である。第４図において、Ｐ型基
板上の外部接続端子としての導電ランド４は、スルーホ
ール３を用いて、Ｐ型基板に対し、等価ダイオードＤの
Ｎ極であり、かつ、抵抗素子としてのＮ型の不純物拡散
層１１の一端に接続されている。Ｎ型拡散層１．１の他
端は、第５図の等価回路図に示すように、相補型ＭＯ８
Ｆ Ｅ Ｔ （Ｊ 、 Ｑｔのゲートに接続されて、こ
のＭＯＳＦＥＴの入力保護抵抗として働らく。しかして
、Ｎ型拡散層１１のスルーホール接続部の外形は一般に
方形であって、四箇所の角の部分１２が存在することに
なる。
上述した従来の保護装置の拡散層形状では、角の部分１
２が存在する事によってそこに電界が集中し、実質的な
耐圧の低下を招き、かつそこに静電気等による高電圧が
印加さ几ると、その耐圧が低下した所に電流が果申し、
ついには接合の破壊に到ってしまう欠点がある。
２が存在する事によってそこに電界が集中し、実質的な
耐圧の低下を招き、かつそこに静電気等による高電圧が
印加さ几ると、その耐圧が低下した所に電流が果申し、
ついには接合の破壊に到ってしまう欠点がある。
上記問題点に対し本発明では、ＰまたはＮの第１の導電
型の半導体層に、保護素子として形成された反対導電型
の第２導電型の不純物拡散層の外形の角の部分が、前記
保護素子としての不純物拡散層より濃度の低い同型の不
純物拡散層を介して、前記第１導電型半導体層と部分的
に接するようにしている。
型の半導体層に、保護素子として形成された反対導電型
の第２導電型の不純物拡散層の外形の角の部分が、前記
保護素子としての不純物拡散層より濃度の低い同型の不
純物拡散層を介して、前記第１導電型半導体層と部分的
に接するようにしている。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の部分平面図である。
第１図において、１はＰ型半導体基板上に形成さｎた保
護抵抗としてのＮ型拡散層、２はＮ型拡散層１より不純
物濃度が低いＮ型拡散層、３はスルーホール、４は入力
端子としての導電ランドである。この図に示す様に、Ｎ
型拡散層１０角となる所に、低濃度のＮ型拡散層２を部
分的に形成する事によって、低濃度Ｎ型拡散層２がＮ型
拡散層１より不純＊＃度が低い為に、Ｐ型半導体基板と
の接合ダイオードの逆方向耐圧は高くなる。それ故に１
静電気等による高電圧が印加されても、角の所で先にブ
レークダウンする事もなく、電流の集中も防ぐ事ができ
、接合は破壊されない。今第１図の実施例で、低濃度Ｎ
型拡散層２を相補型集積回路を構成する時のＮ型の島状
領域を用いれば、工程を増やす必要もなく、逆耐圧とし
てもｔｏｏｖ以上は得る事ができる。
護抵抗としてのＮ型拡散層、２はＮ型拡散層１より不純
物濃度が低いＮ型拡散層、３はスルーホール、４は入力
端子としての導電ランドである。この図に示す様に、Ｎ
型拡散層１０角となる所に、低濃度のＮ型拡散層２を部
分的に形成する事によって、低濃度Ｎ型拡散層２がＮ型
拡散層１より不純＊＃度が低い為に、Ｐ型半導体基板と
の接合ダイオードの逆方向耐圧は高くなる。それ故に１
静電気等による高電圧が印加されても、角の所で先にブ
レークダウンする事もなく、電流の集中も防ぐ事ができ
、接合は破壊されない。今第１図の実施例で、低濃度Ｎ
型拡散層２を相補型集積回路を構成する時のＮ型の島状
領域を用いれば、工程を増やす必要もなく、逆耐圧とし
てもｔｏｏｖ以上は得る事ができる。
第２図に第２の実施例を示す。こ几は抵抗としてのＮ型
拡散層５のスルーホール３の角の部分だけでなく、拡散
層５のパターンの曲り部の角に、拡散層５よりも不純物
濃度の低いＮ型の不純物拡散層６を部分的に形成してい
る。
拡散層５のスルーホール３の角の部分だけでなく、拡散
層５のパターンの曲り部の角に、拡散層５よりも不純物
濃度の低いＮ型の不純物拡散層６を部分的に形成してい
る。
第３図は本発明の第３の実施例の部分平面図である。第
３図において、導電ランド４にスルーホール７を通して
接続された、抵抗素子としてのＮ型不純物を含む多結晶
シリコン層８の前記スルーホール接続部の四角の角の部
に、多結晶シリコン層８より不純物濃度の低いＮ型の拡
散層９を形成し、角部において、多結晶シリコン層８と
Ｐ型基板との間に耐圧向上のための低濃度Ｎ型不純物拡
散層を介在させている。
３図において、導電ランド４にスルーホール７を通して
接続された、抵抗素子としてのＮ型不純物を含む多結晶
シリコン層８の前記スルーホール接続部の四角の角の部
に、多結晶シリコン層８より不純物濃度の低いＮ型の拡
散層９を形成し、角部において、多結晶シリコン層８と
Ｐ型基板との間に耐圧向上のための低濃度Ｎ型不純物拡
散層を介在させている。
なお上側はＮ型拡散層について説明したが、Ｐ型拡散を
保護素子として用いた場合も、不純物濃度の低いＰ型不
純物拡散層を用いて同じ効果が得られるのはいうまでも
ない。
保護素子として用いた場合も、不純物濃度の低いＰ型不
純物拡散層を用いて同じ効果が得られるのはいうまでも
ない。
上述のとおり本発明では、ＰｉたはＮの第１導電型半導
体層と、この第１導電型半導体層内に形成した、保護抵
抗としての、反対導電型の第２導電型の不純物拡散層に
よる接合ダイオードの角の部分に、第２の導電型で濃度
の低い拡散層を部分的に介在させて、この角部の逆耐圧
を高くし、角部への電流の集中を防ぎ、接合の破壊を防
止する効果がある。
体層と、この第１導電型半導体層内に形成した、保護抵
抗としての、反対導電型の第２導電型の不純物拡散層に
よる接合ダイオードの角の部分に、第２の導電型で濃度
の低い拡散層を部分的に介在させて、この角部の逆耐圧
を高くし、角部への電流の集中を防ぎ、接合の破壊を防
止する効果がある。
第１図、第２図および第３図は、それぞれ本発明の第１
、第２および第３の実施例の部分平面図第４図は従来の
半導体装置の部分平面図、第５図は第４図に対応する等
価回路図である。 ｔ、ｓ、ｓ、ｔｔ・・・・・・保護抵抗としてのＮ型不
純物拡散層、２，６，９・・・・・・低濃度Ｎ型拡散層
、３，７・・・・・・スルーホール、４・・・・・・導
電ラント責入力端子）、８・・・・・・多結晶シリコン
層。 代理人 弁理士 内 原 −′〜パ □
日１゛
、第２および第３の実施例の部分平面図第４図は従来の
半導体装置の部分平面図、第５図は第４図に対応する等
価回路図である。 ｔ、ｓ、ｓ、ｔｔ・・・・・・保護抵抗としてのＮ型不
純物拡散層、２，６，９・・・・・・低濃度Ｎ型拡散層
、３，７・・・・・・スルーホール、４・・・・・・導
電ラント責入力端子）、８・・・・・・多結晶シリコン
層。 代理人 弁理士 内 原 −′〜パ □
日１゛
Claims (1)
- ＰまたはＮの第１の導電型の半導体層に、前記第１の導
電型と反対の第２の導電型の拡散層が保護素子として形
成されている半導体装置において、前記保護素子として
の第２導電型の拡散層の外形の角の部分が、この第２導
電型拡散層より不純物濃度の低い第２導電型の拡散層を
介して前記第１導電型の半導体層と接していることを特
徴とする半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2511186A JPS62183159A (ja) | 1986-02-06 | 1986-02-06 | 半導体装置 |
| KR1019870011746A KR900003755B1 (ko) | 1986-02-06 | 1987-10-22 | 자동판매기의 오동작시 동전 반환장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2511186A JPS62183159A (ja) | 1986-02-06 | 1986-02-06 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62183159A true JPS62183159A (ja) | 1987-08-11 |
Family
ID=12156810
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2511186A Pending JPS62183159A (ja) | 1986-02-06 | 1986-02-06 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62183159A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5574729A (en) * | 1990-09-29 | 1996-11-12 | Mitsubishi Denki Kabushiki Kaisha | Redundancy circuit for repairing defective bits in semiconductor memory device |
-
1986
- 1986-02-06 JP JP2511186A patent/JPS62183159A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5574729A (en) * | 1990-09-29 | 1996-11-12 | Mitsubishi Denki Kabushiki Kaisha | Redundancy circuit for repairing defective bits in semiconductor memory device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6358380B2 (ja) | ||
| EP0103306B1 (en) | Semiconductor protective device | |
| JPH0324791B2 (ja) | ||
| US4969024A (en) | Metal-oxide-semiconductor device | |
| JPS62183159A (ja) | 半導体装置 | |
| JP2000040788A (ja) | 半導体装置 | |
| JPH0817935A (ja) | 半導体装置 | |
| JP2854900B2 (ja) | 半導体装置 | |
| JP3038722B2 (ja) | 接合型電界効果トランジスタ | |
| JPS63148671A (ja) | 半導体集積回路装置の静電破壊防止装置 | |
| JPH07105495B2 (ja) | 絶縁ゲート型半導体装置 | |
| JP2926801B2 (ja) | 半導体集積装置 | |
| JPS6060753A (ja) | 半導体装置 | |
| JPH05235379A (ja) | 保護用ダイオード素子 | |
| JP3134443B2 (ja) | 半導体入力保護装置 | |
| JPH0237112B2 (ja) | ||
| JPH09181335A (ja) | 半導体装置 | |
| JPH0258864A (ja) | 半導体装置 | |
| JPS627160A (ja) | 半導体装置 | |
| JPH0523065B2 (ja) | ||
| JPH0770709B2 (ja) | 半導体素子の入力保護装置 | |
| JPH09181336A (ja) | 半導体装置 | |
| JPS61128556A (ja) | サ−ジ破壊保護用ダイオ−ド | |
| JPS61150262A (ja) | 入力保護抵抗 | |
| JPS6083361A (ja) | 半導体装置 |