JPS6135636A - 光信号伝送装置 - Google Patents

光信号伝送装置

Info

Publication number
JPS6135636A
JPS6135636A JP15803984A JP15803984A JPS6135636A JP S6135636 A JPS6135636 A JP S6135636A JP 15803984 A JP15803984 A JP 15803984A JP 15803984 A JP15803984 A JP 15803984A JP S6135636 A JPS6135636 A JP S6135636A
Authority
JP
Japan
Prior art keywords
signal
circuit
clock
output
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15803984A
Other languages
English (en)
Inventor
Hideki Toshikage
敏蔭 英樹
Shuichi Hattori
服部 秀一
Isao Kawashima
川島 勲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP15803984A priority Critical patent/JPS6135636A/ja
Publication of JPS6135636A publication Critical patent/JPS6135636A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0602Systems characterised by the synchronising information used
    • H04J3/0614Systems characterised by the synchronising information used the synchronising signal being characterised by the amplitude, duration or polarity

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Optical Communication System (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 この発明は、例えばアナログ音声信号と、これに付され
た制御信号等を伝送する場合等に用いて好適な光信号伝
送装置に関する。
背景技術とその問題点 一般にチェーナやアンプ或いはデツキ等のセット間にお
ける信号の伝送は、信号ケーブルを用いて行うようにし
ているので、配線処理が面倒で、また不犀な電気的ノイ
ズを発生する等の不都合がある。
そこで、このような信号ゲープルによる信号伝送に代わ
って光を媒体とした光信号伝送方式が考えられる。とこ
ろが従来の光信号伝送方式の場合、セット間の距離、つ
まり発光素子及び受光素子間の距離が変わるとレベルが
変動して正確な信号の伝送ができない欠点があった。
発明の目的 この発明は斯る点に鑑み、発光・受光手段を有するセン
ト等の距離が変わっても、確実に信号を伝送することが
できる光信号伝送装置を提供するものである。
発明の概要 この発明はアナログ信号を時分割で光伝送する。
際に、上記アナログ信号と所定の関係で挿入されるクロ
ック信号を略々零レベルとしたことを特徴とする光信号
伝送装置であって、信頼性の高い光伝送が可能となる。
実施例 以下、この発明の一実施例を第1図〜第9図に基づいて
詳しく説明する。
先ずこの本実施例の基本回路に付いて第1図〜第4図を
参照して説明する。
第1図はその送信側の回路構成の一例を示すもので、同
図において、(1)、(2)はLチャンネル信号及びR
チャンネル信号が供給される入力端子、(3)。
(4)はアンプである。(5)は伝送信号中にローレベ
ル期間(第2図Fの期間T相当)を形成するためのオン
信号発生手段としての可変抵抗器、(6)は送信側より
受信側を制御するためのコントロール信号を発生するた
めのコントロール信号発生回路、(7)〜■はスイッチ
回路、(11)はスイッチ回路(71〜Qlをオン・オ
フ制御するための切換信号を発生するクロック発生器で
ある。また、(12)は出力レベル調整用可変抵抗器、
(13)はアンプ、(14)は発光素子である。この発
光素子(14)としては、例えばレーザダイオードまた
は発光ダイオードが使用される。
次に、この第1図の回路動作を第2図の信号波形を参照
しながら説明する。クロック発生器(11)の内部では
、第2図Aに示すように、所定数例えば8個のクロック
を1周期として順次クロックが発生されており、この8
個のクロックのうちの第2番目と第3番目及び第4番目
と第5番目のクロックの立ち上りに同期して第2図Bに
示すような信号S1がクロック発生II(11)よりス
イッチ回路(9)に供給されてこのスイッチ回路(9)
を閉成し、可変抵抗器(5)で設定されたレベルを有す
るオン信号(信号S1に対応した持続時間を有する信号
)が可変抵抗器(12)側に供給される。受信側ではこ
のオン信号のローレベルを検知してタイムクロックを形
成する。
また、第3番目と第5番目のクロックの立ち上りに同期
して第2図Cに示すような信号S2がクロック発生器(
11)よりスイッチ回路(7)に供給されてこのスイッ
チ回路(7)を閉成し、入力端子(1)からのLチャン
ネル信号がアンプ(3)を通して可変抵抗器(12)側
に供給される。
また、第6番目と第8番目のクロックの立ち上りに同期
して第2図りに示すような信号S3がクロック発生器(
11)よりスイッチ回路(8)に供給されてこのスイッ
チ回路(8)を閉成し、入力端子(2)からのRチャン
ネル信号がアンプ(4を通して可変抵抗器(12)側に
供給される。
さらに、第8番目と次の周期の第1番目のクロックの立
ち上りに同期して第2図已に示すような信号S4がクロ
ック発生器(11)よりスイッチ回路(lO)に供給さ
れてこのスイッチ回路(lO)を閉成し、コントロール
信号発生回路(6)からのコントロール信号(CTL)
が可変抵抗器(12)側に供給される。このコントロー
ル信号はそのレベルによってディンタル的に意味を有す
る。
この結果、可変抵抗器(12)の出力側には、クロック
発生器(11)の8個のクロックの周期毎に、第2図F
に示すようなフォーマットの出力信号S5が導出される
。この信号S5はアンプ(13)を介して発光素子(1
4)に供給され、発光素子(14)は印加される信号S
5のレベルに応じて発光するようになる。
第3図はその受信側の回路構成を示すもので、同図にお
いて、(21)は受光素子であって、この受光素子(2
1)としては、例えばアバランシェフォトダイオードま
たはPINフォトダイオードが使用される。また、(2
2)はアンプ、(23)は比較器、(24)はPLL回
路、(25)はシフトレジスタ、(26) 、  (2
7)はスイッチ回路、(28)〜(30)はサンプルホ
ールド回路、(31)は比較器、(32) 、  (3
3)はローパスフィルタ、(34) 。
(35)は出力端子である。なお、ダイオード(36)
はPLL回路(24)が例えばCMO5構成とされてい
るとき比較器(23)より低い負極性の信号が印加され
ると、このPLL回路(24)が破壊されるので、その
防止用として挿入されている。
次にこの第3図の回路動作を第4図の信号波形を参照し
ながら説明する。
上述の如く送出された光信号は受光素子(21)で受光
され、アンプ(22)で増幅されて第4図Aに示すよう
な信号S6として取り出される。この信号S6は比較器
(23)に供給され、こ\で基準値と比較される。この
基準値は第2図Fにおいてローレベルよりオン信号まで
のレベルlの範囲内で任意の値に設定され、比較器(2
3)は例えば入力信号がこの基準値より高いと負極性の
信号を発生し、入力信号がこの基準値より低いと正極性
の信号を発生する。いま、比較器(23)に供給された
信号S6のローレベル部分は基準値より低いので、その
出力側に信号S6のローレベルの部分に対応した第4図
Bに示すような信号S7が得られる。この信号S7はP
LL回路(24)に供給され、この信号S7に基づいて
図示せずもPLL回路(24)内のフリップフロップ回
路でJ84図Cに示すように、信号S7に同期してその
レベルが反転する信号が形成される。この信号が位相比
較器に供給されて電圧制御型発振器の分局器を介した出
力と位相比較され、その位相誤差信号がローパスフィル
タを通して制御信号として上記発振器に供給されてその
発振周波数が制御される。そして発振器の出力側すなわ
ちPLL回路(24)の出力側には、第4図りに示すよ
うに、第4図Cに示す信号の一方のレベル期間で所定数
例えば8個のクロック信号S@が発生され、同様に他方
のレベル期間で所定数例えば8個のクロック信号S8が
発生される。なお、クロック信号S8の第1番目のクロ
ックは第4図Aの信号S6のローレベル部分に対応し、
第2番目のクロックは最初の中間レベル(オン信号レベ
ル)部分に対応し、第3番目及び第4番目のクロックは
Lチャンネル信号部分に対応し、第5番目のクロックは
次の中間レベル部分に対応し、第6及び第7番目のクロ
ックはRチャンネル信号部分に対応し、第8番目のクロ
ックはコントロール信号(CTL)部分に対応している
そして、このクロック信号S8がシフトレジスタ(25
)へシフトクロックとして供給され、またこのシフトレ
ジスタ(25)にデータとして比較器(23)からの信
号S7が供給される。
そして、シフトレジスタ(25)はクロック信号Sθの
うちの例えば第4及び第5番目のクロックの立ち上りに
同期して第4図Eに示すような信号Ssを発生し、第7
及び第8番目のクロックの立ち上りに同期して第4図F
に示すような信号5t(1を発生し、第8番目と次の期
間の第1番目のクロックの立ち上りに同期して第4図G
に示すような信号S11を発生する。
信号S3及びSsoは夫々スイッチ回路(26)及び(
27)を介してサンプリングパルスとしてサンプルホー
ルド回路(29)及び(30)に供給される。
たりし、信号Ss及びS1oは後述されるように、信号
Sllが発生された後でなければスイッチ回路(26)
及び(27)が閉成しないので、サンプルホールド回路
(29)及び(30)には供給されない。
信号Sixはサンプルホールド回路(28)にサンプリ
ングパルスとして供給され、このサンプリングパルスに
よりアンプ(22)からの信号Ssがサンプリングされ
、サンプルホールド回路(28)の出力側には第4図H
に示すような信号S12が得られる。この信号S12は
比較器(31)に供給され、こ−で基準値と比較され、
例えば信号St2が基準値より大きいと現在受信中の信
号は自己の受信機への信号であることが判別される。そ
して、その出力端子(31a )より制御信号が発生さ
れてスイッチ回路(26)及び(27)に供給され、こ
れ等を閉成する。すると、この閉成後にシフトレジスタ
(25)より発生された信号Ss及びSzoが夫々サン
プルホールド回路(29)及び(30)に供給され、こ
れによってアンプ(22)からの信号S6がサンプリン
グされ、サンプルホールド回路(29)及び(30)の
各出力側には夫々第4図I及びJに示すような信号S1
3及び314が得られる。
これ等の信号31m及びS14は夫々ローパスフィルタ
(32)及び(33)で不要な高周波成分を除去されて
、出力端子(34)及び(35)に夫々Lチャンネル信
号及びRチャンネル信号として導出される。
また、比較器(31)は上述した基準値の他に夫々の機
能に対応した基準値を有し、これ等の基準値を信号S1
2が例えば越えるようであれば、対応する出力端子(3
1b)〜(31e)に信号を発生し、夫々の機能を指示
すべく働く。
次に本実施例の具体的な回路に付いて、第5図〜第9図
を参照して説明する。
第5図はその送信側の具体的な回路構成の一例を示す叩
−ので、同図において、第1図と対応する部分には同一
符号を付して説明する。
アンプ(3)は差動増@器(3a)を有し、この差動増
幅器(3a)の非反転入力端子はコンデンサ(3b)を
介して入力端子(1)に接続され、コンデンサ(3b)
の両端は抵抗器(3c)及び(3d)を介して接地され
る。差動増幅器(3a)の反転入力端子はその出力端子
と相互接続される。差動増幅器(3a)の出力端子は抵
抗器(3e)及び可変抵抗器(3f)を介して接地され
る。可変抵抗器(3f)の摺動端子はコンデンサ(3g
)及び抵抗II(3h)と介して可変抵抗器(31)の
摺動端子に接続される。可変抵抗器(31)の一端は正
の電源端子+Vccに接続され、他端は接地される。ま
た、可変抵抗器(3I)の摺動端子はコンデンサ(3j
)を介して接地される。
そして、コンデンサ(3g)と抵抗器(3h)の接続点
がスイッチ回路(7)の入力側に接続される。可変抵抗
器(31)によりコンデンサ(3g)の一端(出力端)
9に得られるLチャンネル信号にDC成分が加算される
アンプ(弔もアンプ(3)と同様に構成されており、従
って、ここでは対応する部分の参照符号に同一の添字を
付すにと望め、その詳細説明を省略する。
なお、コンデンサ(4g)と抵抗器(4h)の接続点が
スイッチ回路(8)の入力側に接続され、またこの場合
も可変抵抗器(41)によりコンデンサ(4g)の一端
(出力端)に得られるRチャンネル信号にDC成分が加
算される。
コントロール信号発生回路(6)は正の電源端子+Vc
cとアースとの間に直列接続された可変抵抗器(6a)
及び抵抗器(6b)から成り、可変抵抗器(6a)の摺
動端子がスイッチ回路(至)の入力側に接続される。オ
ン信号発生用段(5)はトランジスタ(5a)を有し、
このトランジスタ(5a)のコレクタが抵抗器(5b)
を介して正の電匍端子+Vccに接続され、そのエミッ
タが抵抗器(5c)を介して接地され、そのベースが抵
抗器(5d)を介してクロック発生器(11)の−出力
端に接続される。また、トランジスタ(5a)のエミッ
タはスイッチ回路としてのダイオード(9)を介してス
イッチ回路(7)、(8)及び(11の出力側に接続さ
れる。ダイオード(9)は後述されるようにオン信号を
発生するときのみオン状態となる。
そしてスイッチ回路(71、(8) 、α・の出力側及
びダイオード(9)のカソード側の共通接続点が可変抵
抗!!(12)を介してアンプ(13)の差動増幅a(
13a)の非反転入力端子に接続され、その反転入力端
子は発光素子(14)のカソード側に接続される。差動
増幅1B(13a)の出力端子(13a)はトランジス
タ(13b)のベースに接続され、このトランジスタ(
13b )のコレクタは正の電源端子+Vccに接続さ
れ、そのエミッタは、発光素子(14)及び抵抗器を介
して接地される。
クロック発生器(11)は発振部(11^)、レジスタ
部(IIB )及びゲート回路部(IIC)とから成り
、発振部(11A)の出力側はレジスタ部(IIB)の
縦続接続されたJKフリップフロップ回路(lla)〜
(llc)側に接続される。
フリップフロップ回路(flb)の出力端子Qは、フリ
ップフロ71回路(IIC)のクロック端子CKに接続
されると共にゲート回路部(IIC)のアンド回路(l
ie)の一方の入力端に接続され、フリップフロップ回
路(llb)の反転出力端子dは、アンド回路(llf
)及び(l1g)の一方の入力端に接続される。フリッ
プフロップ回路(llc)の出力端子Qは、アンド回路
(lie)及び(llf )の他方の入力端に接続され
ると共に、フリップフロップ回路(lid)のリセット
端子Rに接続され、フリップフロップ回路(llc)の
反転入力端子石は、アンド回路(l1g)の他方の入力
端に接続される。フリップフロップ回路(lla)の出
方端子Qは、フリップフロップ回路(llb)のクロッ
ク端子CKに接続されると共にナンド回路(llb)の
一方の入力端に接続され、フリップフロップ回路(ll
a)の反転出力端子すは、フリップフロップ回路(li
d)のクロック端子GKに接続されると共にアンド回路
(lli)の一方の入力端に接続される。アンド回路(
lie)の出方端は、ナンド回路(llb)の他方の入
力端に接続され、アンド回路(l1g)の出力端は、ア
ンド回路(lli)の他方の入力端に接続される。
そして、アンド回路(llb )の出方端が抵抗器(5
d)を介してトランジスタ(5a)のベースに接続され
、またアンド回路(llF ) 、  (lli )の
各出力が夫々スイッチ回路(7)及び(至)へ切換信号
として供給されると共にフリップフロップ回路(lid
)の出力がスイッチ回路(81へ切換信号として供給さ
れる。
次にこの第5図の回路動作を第6図及び第7図を参照し
て説明する。
クロック発生器(11)の発振部(IIA)より第6図
Aに示すような信号S1sが供給されると、この信号S
1sは順次フリップフロップ回路(lla)〜(llc
 )に伝達され、この結果フリップフロップ回路(ll
a)〜(llc)の出力側には夫々 172分周された
第6図B−Dに示すような信号Su〜StSが得られる
。また、フリップフロップ回路(lid)の出力側には
第6図Eに示すような信号5xs(信号St6の172
分周された信号)が得られる。この信号SLSは、信号
Stsの8個のクロックを基本周期とすると、その6番
目と8番目のクロックの立ち上りに同期しており、この
信号SzsがLチヤンネル信号用のスイッチ回路(8)
への切換信号として使用される。
信号Sxsと信号1石をアンド回路<IH)を通すこと
により、その出力側には第6図Eに示すような信号S2
0、すなわち信号Stsの8個のクロックのうちの第3
番目と第5番目のクロックの立ち上りに同期した信号が
得られ、この信号82GがLチャンネル信号用のスイッ
チ回路(7)への切換信号として使用される。
また、信号Si?と信号Stsをアンド回路(lie)
を通すことにより、その出力側には第6図Gに示すよう
な信号、521が得られ、更にこの信号S21と信号S
xsをナンド回路(llb)を通すことにより、その出
力側には第6図Hに示すような信号S22が得られる。
この信号5211はオン信号発生手段(5)のトランジ
スタ(5a)のベースに供給され、トランジスタ(5a
)は信号SZtのハイレベル“H”の期間中オン状態と
なる。従って、このトランジスタ(5a)のオン期間ダ
イオード(9)もオン状態となる筈であるが、このダイ
オード(9)はそのカソード側に供給される信号レベル
によっ、てそのオン期間を規制される。すなわち、上述
の如くオン信号のレベルに、比べてLチャンネル(II
%、Rチャンネル信号及びコントロール信号のレベルは
高いので、これ等の信号゛がダイオード(9)のカソー
ド側に存在する時はダイオード(9)はオフ状態にあり
、存在しない時のみ、つまりオン信号の期間中のみダイ
オード(9)がオン、状態となる。このダイオード(9
)がオンとなる期間は信号S16の8個のクロックのう
ちの第2番目と第3番目及び第4番目と第5番目のクロ
ックの立上りに同期している。
、 また、信号丁πと信号百πをアンド回路(l1g)
を通すことにより、その出力側には第6図1に示すよう
な信号323が得られ、更にこの信号32mと信号Sx
aをアンド回路(lli )を通すことにより、その微
力側には第6図Jに示すような信号S24、すな卿ち信
号Slsの8個のクロックのうちの第8番目と次の周期
の第1番目のクロックの立ち上りに同期した信号が得ら
れ、この信号524がコントロール信号用のスイッチ回
路(至)への切−信号として使用される。
いま、入力端子(1)より第7図Aに示すようなLチャ
ンネル信号Szgが供給されると、この信号S25はア
ンプ(3)で第7図Bに承すようにDCC成分。
を加算され、このDC成分の加算された信号S2sがス
イッチ回路(7)に供給され、こ−でスイッチ回路(η
が上述したような切換信号S20によりオン・オフ制御
されることにより、その出力側には第7図Cに示すよう
な信号826が得られる。信号320によるオン・オフ
制御は、一定のサンプリング周期例えば音声信号周波数
の倍以上で、因みに音声信号が20kllzとすれば、
サンプリング周波数f。
が40に&以上となる周期とされる。そして、こ\でス
イッチ(7]等のオン時間は実質的に発光素子(14)
の発光速度によって決定される。
Rチャンネルに付いても同様にして行われ、スイッチ回
路(8)の出力側には第7図りに示すような信号S2T
が得られる。
また、コントロール信号発生回路(6)の可変抵抗I!
(6a)を介して常時電圧がその入力側に印加されてい
るスイッチ回路Q・を、上述の切換信号S24によりオ
ン・オフ制御することによりその出力側には、第7図E
に示すような出力3211が得られる。
そして、クロック発生器(11)からの信号322によ
りトランジスタ(5a)がオンの期間中で、信号S 2
11 = 32mが発生されている間は、ダイオード(
9)はオンしないが、これ等の信号S2S〜5211の
発生がされなくなるとダイオード(9)がオンし、もっ
てその出力側には第7図Fに示すような信号S29が得
られる。
この結果可変抵抗器(12)の出力側にはこれ等の信号
326〜329が合成され、第7図Gに示すような信号
Saoが得られる。なお、第7図Gにおいて、時間Tは
基本周期を表し、この周期の間にレベルが0となる時間
が生じるようになされている。
これは、受信側でクロックを生成するために設けられた
。ものであり、光の送受信の過程では、送受信間の距離
に応じて受信側でレベルが変化するため、基本的に距離
に応じて変化しない成分をクロックの形成用に用いるこ
とが適しているため、このようになされている。
可変抵抗器(12)の出力側に得られた信号S3゜は、
差動増幅器(13a)を介してトランジスタ(13b)
のベースに供給され、このトランジスタ(13b)を流
れる電流を制御することにより発光素子(14)を流れ
る電流も制御され、実質的に発光素子(14)は信号S
aoのレベルに応じて発光することになる。
なお、上述ではオン信号がLチャンネル信号、Rチャン
ネル信号及びコントロール信号間に挿入されるようにな
されているが、発光素子(14)の発光速度及び消光速
度が早ければ、不要であり、このオン信号の時間もクロ
ック形成用に0レベルとしてもよい。もっとも、現在の
発光素子(14)の発光速度及び消光速度から見ると、
OレベルよJl) 一定のレベルまでの発光では、一定
レベルまでの達成時間が遅いため、信号のサンプリング
時間に対応できなくなる。このようなことを勘案すると
、オン信号を挿入した方が好ましい。
因みに発光素子(14)の発光光量と電流の関係は、第
8図に示すように、成る一定の電流■までは光量と電流
は比例関係にあるも、その一定の電流Iを越えるように
なると、比例関係よりずれるようになり、従って実際に
は一定の電流lの範囲内で信号を光量変化として伝送す
るようにする。
上述の如く各チャンネルの音声信号に対するDC成分の
加算は、アナログ信号の変化によって、クロック成分を
成しているレベル0に各チ中ンネル信号がならないよう
にするためであるが、このDC成分は、各チャンネルの
音声信号が加算された場合でも、第8図に示す比例関係
よりずれる領域にならないように投定してやる。
第9図はその受信側の具体的に回路構成の一例を示すも
ので、同図において、第3図に対応する部分には同一符
号を付して説明する。
アンプ(22)は差動増幅器(22a)を有し、この差
―増幅器(22a)の反転入力端子は抵抗器(22b)
を介して受光素子(21)のアノード側に接続され、そ
の非反転入力端子は接地される。また、差動増幅器(2
2a)の反転入力端子と出力端子間には抵抗器(22c
)及びコンデンサ(22d)が並列接続される。
差動増幅器(22a)の出力端子は、比較器(23)の
差動増幅器(23a )の非反転入力端子に接続され、
差動増幅器(23a)の反転入力端子は抵抗器(23b
 )を介して可変抵抗器(23c)の摺動端子に接続さ
れる。可変抵抗器(23c)の一端は負の電源端子−V
ccに接続され、他端は接地される。そして、差動増幅
器(23a)の出力端子がダイオード(36)を介して
PLL回路(24)のJKフリップラロップ回路(24
a)のクロック端子(24a)に接続される。フリップ
フロップ回路(24a)の出力が位相比較器(24b)
に供給され、こ\で位相比較器(24b)の出力側に設
けられた電圧制御型発振器(24c)の出力を2進カウ
ンタ(24d)で分周した出力と位相比較され、その位
相誤差信号が抵抗器及びコンデンサから成るローパスフ
ィルタ(24e)を通り制御電圧として発振器(24c
)に供給され、その誤差分に応じて発振周波数が制御さ
れる。
PLL回路(24)の出力はシフトクロックとしてシフ
トレジスタ(25)に供給さ、また、比較器(23)の
出力がデータとしてシフトレジスタ(25)に供給され
る。
またアンプ(22)の出力側は抵抗器(37)を介して
差動増幅器(38)の反転入力端子に接続され、差動増
幅器(38)の非反転入力端子は接地され、その反転入
力端子と出力端子間に抵抗器(29)が接続される。差
動増幅器(38)の出力側はサンプルホールド回路(2
8)〜(30)の入力側に接続される。
サンプルホールド回路(28)〜(30)は同一の回路
構成を成し、従って、こ\では代表的にサンプルホール
ド回路(28)の接続関係を説明し、他のサンプルホー
ルド回路(29) 、  (30)に付いては対応する
部分の参照符号に同一の添字を付すにとどめる。すなわ
ち、サンプルホールド回路(28)は差動増幅器(28
a)を有し、この差動増幅器<28a)の反転入力端子
は、スイッチ回路(28b)及び抵抗器(28c)を介
して差動増幅器(38)の出力側に接続され、差動増幅
器(28a)の非反転入力端子は接地され、その反転入
力端子と出力端子間にコンデンサ(28d)が接続され
る。また差動増幅器(28a)の出力端子と抵抗器(2
8c)及びスイッチ回路(28b)の接続点との間に抵
抗器(28e)が接続され、上記接続点とアース間にス
イッチ回路(28f)が接続される。スイッチ回路(2
8b )はシフトレジスタ(25)の出力により直接制
御され、スイッチ回路(28f)はインバータ(28g
 )を介してシフトレジスタ(25)の出力により制御
される。つまり、シストレジスタ(25)の出力により
スイッチ回路(28b)が閉成すると共にスイッチ回路
(28f)が開放して、アンプ(22)側からの入力信
号がスイッチ回路(28b)を介してコンデンサ(28
d)に充電され、シフトレジスタ(25)の出力がなく
なるとスイッチ回路(28b)が開放して入力信号をホ
ールドすると共にスイッチ回路(28f)が閉成してス
イッチ回路(28b)の入力側を零電位に保持し、ホー
ルドしている入力信号の漏洩を防止するように働く。
サンプルホールド回路(29)及び(30)はサンプル
ホールド回路(28)と同一の構成を成すも、そのスイ
ッチ回路(29b ) 、  (29f )及び(30
b)(30f)はスイッチ回路(28b)、(28f>
と異なるように制御される。つまり、スイッチ回路(2
9b )はシフトレジスタ(25)の他の出力によりス
イッチ回路(26)を介して制御されるもスイッチ回路
(29f)は更にインバータ(29g)を介して制御さ
れ、またスイッチ回路(30b)はシフトレジスタ(2
5)の更に他の出力によりスイッチ回路(27)を介し
てvsmされるもスイッチ回路(30f)は更にインバ
ータ(30g)を介して制御される。
サンプルホールド回路(28)の出力側は比較器(31
)の差動増幅器(31a)の反転入力端子に接続され、
その非反転入力端子は可変抵抗器(31b)の摺動端子
に接続され、可変抵抗器(31b)の一端は正の電源端
子子Vccに接続され、他端は接地される。差動増幅I
! (31a )の出力側はダイオード(31C)を介
してインバータ(31d )の入力側に接続されると共
に抵抗器(31e)を介して接地される。そして、イン
バータ(31d)の出力が切換信号としてスイッチ回路
(26)及び(27)に供給される。
サンプルホールド回路(29)の出力側は直流阻止用の
コンデンサ(40)を介してローパスフィルタ(32)
の抵抗器(32a)の一端に接続される。
抵抗器(32a)の他端は抵抗器(32b ) 、  
(32c )及び(32d)を介して差動増幅器(32
e)の非反転入力端子に接続される。差動増幅器(32
e )の反転入力端子はその出力端子とアース間に直列
接続された抵抗器(32f)及び(32g)の接続点に
接続される。また、差動増幅器(32e)の出力端子と
抵抗器(32a)及び(32c)の各他端との間に夫々
コンデンサ(32h)及び(32i)が接続され、抵抗
1! (a2b )及び(32d)の各他端とアースと
の間に夫々コンデンサ(323)及び(32k)が接続
される。
サンプルホールド回路(30)の出力側は直流阻止用コ
ンデンサ(41)を介してローバスフィルタ(33)の
入力側に接続される。なお、ローパスフィルタ(33)
の構成は、ローパスフィルタ(32)の構成と同一の構
成であり、従ってこ−では対応する部分の参照符号に同
一の添字を付すにと望める。
そして、ローパスフィルタ(32)の差動増幅器(32
e)の出力側よりLチャンネル信号を得るための出力端
子(34)が導出され、ローパスフィルタ(33)の差
動増幅器(33e)の出力側よりRチャンネル信号を得
るための出力端子(35)が導出される。
なお、第9図の回路動作は第4図を参照して説明した動
作と略々同様であり、従って、こ\ではその説明を省略
する。
なお、本実施例では1ビツト(1クロツク)のコントロ
ール信号により本受信回路への信号か否かを検、出し、
音声信号を受信するか否かを制御するようにしているが
、PLL回路の電圧−櫛型発振器のクロックを用い、比
較器からのコントロール信号をシフトレジスタに記憶さ
せ、そのオン・オフパターンにより符号識別を行うよう
にしてもよい。
発明の効果 上述の如くこの発明によれば、アナログ信号を時分割で
光伝送する際に、上記アナログ信号と所定の関係で挿入
されるクロック信号を略々零レベルとしたので、発光素
子と受光素子の距離が変化してもその影響を受けること
なく受信側では確実にクロック信号を生成でき、信頼性
の高い信号の光伝送が可能となる。また、音声信号及び
コントロール信号を一定のDC成分に重畳するようにし
ているため、発光パルスの伝送レートを上げることがで
きる。更に、受光素子へのもれ込み光が加わ9ても、一
定レベルの比較する基準値を上げておくようにすれば、
十分にクロック信号を生成することができる。
【図面の簡単な説明】
第1図はこの発明の一実施例を示す構成図、第2図は第
1図の動作説明に供するための信号波形図、第3図はこ
の発明の一実施例の受信側を示す構成図、第4図は第3
図の動作説明に供するための信号波形図、第5図は第1
図の具体回路の一例を示す回路図、第6図及び第7図は
第511の動作説明に供するための信号波形図、第8図
は第5図の動作説明に供するための特性図、第9図は第
3図の具体回路の一例を示す回路図である。 (3)、 (4)、  (13) 、  (22)はア
ンプ、(5)はオン信号発生手段、(6)はコントロー
ル信号発生回路、(η〜Q1.  (26) 、  (
27)はスイッチ回路、(11)はクロンク発生器、(
14)は発光素子、(21)は受光素子、(23) 、
  (31)は比較器、(24)はPLL回路、(25
)はシフトレジスタ、(28)〜(30)はサンプルホ
ールド回路、(32) 、  (33)はローパスフィ
ルタである。 第2図 −i 7 i、       −47j−第6図

Claims (1)

    【特許請求の範囲】
  1. アナログ信号を時分割で光伝送する際に、上記アナログ
    信号と所定の関係で挿入されるクロック信号を略々零レ
    ベルとしたことを特徴とする光信号伝送装置。
JP15803984A 1984-07-27 1984-07-27 光信号伝送装置 Pending JPS6135636A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15803984A JPS6135636A (ja) 1984-07-27 1984-07-27 光信号伝送装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15803984A JPS6135636A (ja) 1984-07-27 1984-07-27 光信号伝送装置

Publications (1)

Publication Number Publication Date
JPS6135636A true JPS6135636A (ja) 1986-02-20

Family

ID=15662943

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15803984A Pending JPS6135636A (ja) 1984-07-27 1984-07-27 光信号伝送装置

Country Status (1)

Country Link
JP (1) JPS6135636A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0401957A2 (en) 1989-06-05 1990-12-12 Mitsubishi Denki Kabushiki Kaisha Circuit for repairing defective bit in semiconductor memory device and repairing method
US5555522A (en) * 1994-05-20 1996-09-10 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory having redundant cells
US5574729A (en) * 1990-09-29 1996-11-12 Mitsubishi Denki Kabushiki Kaisha Redundancy circuit for repairing defective bits in semiconductor memory device
US6141269A (en) * 1991-08-30 2000-10-31 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device using BiCMOS technology
EP1865633A1 (en) * 2006-06-09 2007-12-12 British Telecommunications Public Limited Company Framing of analog communication
WO2007141508A1 (en) * 2006-06-09 2007-12-13 British Telecommunications Public Limited Company Framing of analog communication

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0401957A2 (en) 1989-06-05 1990-12-12 Mitsubishi Denki Kabushiki Kaisha Circuit for repairing defective bit in semiconductor memory device and repairing method
US5134585A (en) * 1989-06-05 1992-07-28 Mitsubishi Denki Kabushiki Kaisha Circuit for repairing defective bit in semiconductor memory device and repairing method
US5574729A (en) * 1990-09-29 1996-11-12 Mitsubishi Denki Kabushiki Kaisha Redundancy circuit for repairing defective bits in semiconductor memory device
US6141269A (en) * 1991-08-30 2000-10-31 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device using BiCMOS technology
US6314037B1 (en) 1991-08-30 2001-11-06 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device using BiCMOS technology
US5555522A (en) * 1994-05-20 1996-09-10 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory having redundant cells
EP1865633A1 (en) * 2006-06-09 2007-12-12 British Telecommunications Public Limited Company Framing of analog communication
WO2007141508A1 (en) * 2006-06-09 2007-12-13 British Telecommunications Public Limited Company Framing of analog communication
US8730987B2 (en) 2006-06-09 2014-05-20 British Telecommunications Public Limited Company Framing of analog communication

Similar Documents

Publication Publication Date Title
RU2105415C1 (ru) Радиопередающая система временной области и радиопередатчик
CA1198780A (en) Self-clocking binary receiver
USRE43685E1 (en) Apparatus and method for measurement for dynamic laser signals
ATE398358T1 (de) Taktrückgewinnungsschaltung mit wählbarer phasenregelung
JPH11127142A (ja) タイミング回路
EP1097533A1 (en) Local control for burst mode optical transmitters
EP1289175B1 (en) Control circuit for controlling the extinction ratio of a semiconductor laser
CA1073056A (en) Optical pulse transmission system
JPS6135636A (ja) 光信号伝送装置
JPH0661944A (ja) 光遠隔センサ装置
EP0106157A2 (en) Input controller for phase lock voltage controlled oscillator
JPH03175753A (ja) レーザダイオードの変調電流制御方法及び装置
US6608875B1 (en) Free-running-frequency adjustment circuit for a clock recovery system
KR100932252B1 (ko) 광수신 장치, 시험 장치, 광수신 방법, 시험 방법, 테스트모듈, 및 반도체 칩
WO2001050640A1 (en) Sub-threshold bias control for burst mode optical transmitters
US20020153476A1 (en) Data decision circuit using clock signal which has phase optimized with respect to phase of input data signal
JP2001177354A (ja) 二重傾斜位相変調器を有するrf増幅器
JPWO2003061160A1 (ja) 位相変調回路、試験装置、及び通信システム
KR0178858B1 (ko) 주파수 오차 및 위상 오차 검출 장치
US6252913B1 (en) Method of transmitting a frequency-modulated asynchronous NRZ signal
RU2038619C1 (ru) Аэрологический радиозонд
SU1387203A1 (ru) Регенератор цифрового сигнала
Pritz et al. Low-Cost Multi-Channel Data Transmission over a Single Plastic Optic Fibre for Isolated Sensing Applications
JPH0983315A (ja) 半導体集積回路装置
RU1777231C (ru) Фотоприемник