JPH01237785A - 電子機器 - Google Patents

電子機器

Info

Publication number
JPH01237785A
JPH01237785A JP63063449A JP6344988A JPH01237785A JP H01237785 A JPH01237785 A JP H01237785A JP 63063449 A JP63063449 A JP 63063449A JP 6344988 A JP6344988 A JP 6344988A JP H01237785 A JPH01237785 A JP H01237785A
Authority
JP
Japan
Prior art keywords
card
connector
chip select
address
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63063449A
Other languages
English (en)
Inventor
Naohiro Hosokawa
直洋 細川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP63063449A priority Critical patent/JPH01237785A/ja
Publication of JPH01237785A publication Critical patent/JPH01237785A/ja
Priority to US08/178,436 priority patent/US5630167A/en
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は電子機器、詳しくは拡張ＩＣカードを装着可能
な電子機器に関するものである。
［従来の技術］ この種の電子機器の代表例として文書の編集及び印刷出
力する英文電子タイプライタ等が挙げられる。このタイ
プライタに装着できろＩＣカードとしては、テキストＲ
ＡＭの拡張用（長文作成時に使用する）のＲＡＭカード
、英単語のスペルチェックを行うスペルコレクタカード
、特殊文字パターンを記憶しているＲＯＭカード等が挙
げられる。いずれにしても、各々のＩ　、Ｃカードはそ
の種類や機能の差、或いは構成されるＩＣチップの数等
が相違することもあって、大きさがまちまちであり、夫
々のＩＣカードは電子機器本体の決められたコネクタに
接続していた。
ところで、この様に、ＩＣカードの機能や種類毎に装着
する位置がきまっていると、その電子機器の汎用性には
おのずと限界が発生する。そこで、近年では、半導体技
術の発展によってＩＣカードの機能によらず、それらＩ
Ｃカードを全く同じ形状と大きさにし、電子機器本体の
複数のコネクタも共通で使用できる様になってきた。換
言すれば、電子機器本体の各拡張用のコネクタに来てい
る信号の配置位置を全部同じレイアウトにした。
この形態を図面で説明すれば第７図に示す様になる。尚
、図中の７１．７２がＩＣカードであって、ＩＣカード
７１の接続端子側はチップセレクト信号ライン７６と接
続される構成を成しており、ＩＣカード７２のそれはチ
ップセレクト信号ライン７７と接続される構成を成して
いるものとする。従って、図示の場合はＩＣカード７１
がコネクタ７３と接続し、ＩＣカード７２がコネクタ７
４と接続される様に示しているが、この逆であっても全
く構わないことになる。
さて、ＣＰＵ８１が仮にＩＣカード７１をアクセスする
ためには、対応するアドレスをアドレスバス７９上に出
力する。アドレスバス７９は図示の如くアドレスデコー
ダ回路７８にも接続されており、この回路でもってチッ
プセレクト信号ライン７６がアクティブ（正論理の場合
には“１“、負論理の場合は“０”）になる。そして、
これによって、ＣＰＵ８１はデータバス８０を介してＩ
Ｃカード７１とのデータ授受が可能となるわけである。
［発明が解決しようとする課題］ しかしながら、例えば、図示の構成で、ＩＣカード７２
がＩＣカード７１と全く同じ種類のカードであると、両
方が同時にアクセス可能になってしまうことになる。す
ると、ＣＰＵ８１が一方のＩＣカードからデータを読み
込もうとしても、略同時に各々のＩＣカードからデータ
が出力されていまい、データ同士が衝突してしまうこと
になる。すなわち、電子機器本体が誤動作してしまうこ
とになり、甚だ危険な状態になってしまう。
本発明は係る従来技術に鑑みなされたものであり、過っ
て同機能のＩＣカードを装着しても、誤動作のない電子
機器を提供しようとするものである。
［課題を解決するための手段］ この課題を解決するために本発明は以下に示す構成を備
える。
すなわち、 同じピン配列であって、異なる機能のＩＣカードを接続
可能な少なくとも２つのコネクタを有する電子機器にお
いて、コネクタに接続される注目ＩＣカードの機能を指
定する指定手段と、指定された機能に基づく前記コネク
タ中の前記注目ＩＣカードを付勢する付勢ピンに対応す
る他のコネクタ群中の付勢ピンを消勢する消勢手段を備
える。
［作用］ かかる本発明の構成において、指定手段で指定されたコ
ネクタに接続された注目ＩＣカードをアクセスするとき
、その注目ＩＣカードを付勢する付勢ピンに対応する他
のコネクタ群中の付勢ピンを消勢手段で消勢するもので
ある。
［実施例］ 以下、添付図面に従って本発明に係る実施例を詳細に説
明する。尚、実施例では電子機器として英文電子タイプ
ライタな用いた場合を説明するが、勿論、これに限定さ
れるものではない。
く構成概略の説明（第１図、第２図）〉第１図に本実施
例の電子タイプライタの主要構成図を示す。
図中、１００は装置本体であって、装置全体を制御する
ＣＰＵＩをはじめ、以下に示す構成要素を有する。尚、
各構成要素はバス４（データバス、アドレスバス、コン
トロールラインで構成されている）で電気的に接続され
ている。
２はＣＰＵ１の制御処理手順（プログラム）を格納して
いるＲＯＭであり、電子タイプライタとしての編集プロ
グラムや後述する第４図のフローチャートに係るプログ
ラムが格納されている。
尚、このＲＯＭ２内にはプリンタ５で印刷したり液晶表
示器（ＬＣＤ）７に表示するための基本的な文字フォン
トパターンも格納されているものである。３はＣＰＵ１
のワークエリア及び編集作成した文書データを格納する
ＲＡＭである。また、６は液晶表示器（ＬＣＤという）
７を駆動するＬＣＤドライバ（表示用のビデオＲＡＭも
含む）、８は各種情報を入力するキーボードである。
また、９及び１０はＩＣカードであって、各々コネクタ
１１．１２に挿入することにより、装置本体１００と電
気的に接続される。各ＩＣカードは、ＣＰＵ　１がＩＣ
カードをアクセスするときに発生するアドレス情報をア
ドレスデコーダ１３がデコードし、チップセレクトコン
トロール回路１４でチップセレクト信号を受けて動作可
能となる。尚、このチップセレクトコントロール回路１
４についての詳細は後述する。
く動作概要の説明（第２図、第３図）〉以下、本実施例
におけるＩＣカードとのアクセス原理を説明する。
第２図はＣＰＵ　１と各ＩＣカードを接続するためのコ
ネクタ近傍を示す図であり、リード／ライト等の制御ラ
インは省略している。
また、説明が前後するが、本実施例の電子タイプライタ
に接続可能なＩＣカードは、テキストメモリ（ＲＡＭ３
）の容量を拡張する拡張ＲＡＭカード、英単語のスペル
チェックを行うスペルコレクタカード（以下、ＳｖＣカ
ードという）及び拡張文字フォントパターンを記憶して
いるフォントＲＯＭカードの３ｆ！！類であるものとす
る。そして、これらのＩＣカードはコネクタ１１．１２
のいずれにも接続可能なものである。また、コネクタ１
１，１２の接続ピンのレイアウトは全く同じであって、
拡張ＲＡＭカードの接続部にはチップセレクトライン２
６ａ或いは２６ｂに対応する位置に、自身をアクティブ
にするラインを有している。同様に、ＳＶＣカードのそ
れはチップセレクトライン２７ａ、２７ｂに対応するラ
インを、そしてフォントＲＯＭカードのそれはチップセ
レクトライン２８ａ、２８ｂに対応するラインを有して
いる。
さて、実施例では例えばＩＣカード９をアクセスするた
めに、先ず対応するアドレスをアドレスバス２０上に出
力する。すると、アドレスデコーダ１３によって対応す
るセレクト信号２２〜２４（セレクト信号２５について
は後述する）の１つがアクティブ（負論理であるものと
する）出力される。例えば、アクセスしようとしている
ＩＣカードが拡張ＲＡＭカードである場合には、セレク
ト信号２２のみが“０”レベルになる。この信号をチッ
プセレクトコントロール回路１４が受けると、その内部
に保持しているレジスタ（後述する）の内容に従って、
チップセレクト信号ライン２６ａか２６ｂのどちらか一
方のみをアクティブにする。
すなわち、仮に、コネクタ１１．１２に全く同じ拡張コ
ネクタが接続されていても、一方のみがアクセス可能状
態になるわけである。
第３図にチップセレクトコントロール回路１４の内部構
成の一例を示す。
図示の如く、実施例のチップセレクトコントロール回路
１４には８ビツトのレジスタ３０が設けられている。こ
のレジスタ３ｏはＣＰＵ　１から見て、アドレスＡＯＯ
ＯＨ（Ｈは１６進数を示す）の位置にあって、この内容
を変更するときにはアドレス“ＡＯＯＯＨ”に所望とす
るデータを書込むことによりなされる。すなわち、アド
レス“ＡＯＯＯＨ”をアドレスバスに出力することによ
り、アドレスデコーダ１３のセレクトライン２５がアク
ティブになるわけである。尚、このレジスタ３０の下位
３ビツト（ビット０〜２）のみが重要であって、その他
のビットは何でも構わない。
そして、レジスタ３０のビットＯには拡張ＲＡＭカード
に対応するチップセレクトライン２６ａ、２６ｂの一方
を選択するための情報が格納されていて、このビットが
“Ｏ″のときには、チップセレクトライン２６ａ（すな
わち、コネクタ１１）が選択、“１“のときにはチップ
セレクトライン２６ｂ（コネクタ１２）が選択される。
同様に、ビット１はＳｖＣカードの選択に係る情報が格
納され、ビット２にはフォントＲＯＭカードの選択情報
が格納される。
例えば、このレジスタ３０にデータ“０２Ｈ”を書込ん
だ場合（ビットＯ＝“０”、ビット１＝゛１”、ビット
２＝“ｏ”）、拡張ＲＡＭカードはコネクタ１１に、Ｓ
ｖＣカードはコネクタ１２に、そしてフォントカードは
コネクタ１１に接続可能となる。換言すれば、このとき
、拡張ＲＡＭカードをコネクタ１２に接続させてもそれ
をアクセスすることはできなくなる。従って、仮に各々
のコネクタに同種の拡張ＲＡＭカードを接続させても、
一方のみがアクセスされるので、データ同士が衝突する
という最悪の状態を回避できる。
く処理手順の説明（第４図）〉 上述した原理を踏まえて実施例のＣＰＵ　１の処理手順
を説明すると第４図に示すフローチャートの如くになる
。
先ず、本実施例の電子タイプライタに電源が投入される
と、ステップＳ１でＣＰＵ１は各周辺回路を初期化する
。次いで、ステップＳ２に進み、ＩＣカードの設定が終
了したか否かを判断する。
各ＩＣカードの設定が終了したと判断した場合には、一
連の初期状態の処理を終了し、電子タイプライタとして
の処理に進む。また、ステップＳ２の判断が“Ｎｏ”の
場合にはステップＳ３以降の処理を実行する。
ステップＳ３では各種ＩＣカードの設定に係るキーをキ
ーボード８より入力する。そして、ステップＳ４．Ｓ８
．Ｓ１２において、入力されたキーの種類を判別し、対
応しする処理を実行する。
さて、入力されたキーが拡張ＲＡＭカードの設定に係る
キーであると判断した場合には、ステップＳ４からステ
ップＳ５に進み、拡張Ｒ−ＡＭカードをコネクタ１１に
接続するのか否かを判断する。コネクタ１１に接続する
ときにはステップＳ６に進んでアドレス゛ＡＯＯＯ”番
地のレジスタのビット０を“Ｏｏｏにリセットし、コネ
クタ１２に接続する場合にはステップＳ７に進んでその
ビットＯを“１”にセットする。
また、入力されたキーがＳＶＣカードの設定に係るキー
であると判断された場合には、ステップＳ８からステッ
プＳ９に進み、そのＳＶＣカードをコネクタ１１に接続
するのか否かを判断する。
そして、コネクタ１１に接続するときにはアドレス゛Ａ
ＯＯＯ”番地のビット１を“０”にリセットしくステッ
プ５ＩＯ）、そうでない場合にはそのビットを“１”に
セットする（ステップ５１１）。
更に、入力されたキーがフォントＲＯＭカードの設定に
係るキーであると判断した場合には、ステップＳ１２か
らステップＳ１３に進んで、そのカードをコネクタ１１
に接続するのか否か（ステップ５１３）を判断し、その
結果に基づいてアドレス“ＡＯＯＯ”番地のビット２を
“Ｏ”　（ステップＳ　１４）　、或いは“１”にセッ
トする。
く他の実施例の説明（第５図、第６図）〉上述した例に
本願発明が限定されるものではない。
第５図は第２の実施例におけるＩＣカード５０〜５２と
そのコネクタ５３〜５５近傍の関係を示す図であり、先
の実施例に対してチップセレクトラインをＩＣカード側
に持たせた場合を示している。尚１２図示はしていなか
、アドレスバスやデータバス、そして各種制御ラインも
コネクタに接続されている。
図中、５０ａ、５１ａ及び５２ａは各ＩＣカード内の選
択制御用のレジスタであり、先に説明したレジスタ３０
に対応している。また、５０ｂ。
５１ｂ及び５２ｂは各ＩＣカード内のチップセレクトラ
インを示している。また、５６はＩＣカード５０内のレ
ジスタ５０ａを選択するための信号ラインであって、こ
のラインをアクティブにすることによりレジスタ５０ａ
の内容を変更することが可能となる。同様に、５７．５
８はレジスタ５１ａ、５２ａをアクティブにするライン
である。
５９は拡張ＲＡＭカードを選択するラインであり、６ｏ
はＳＶＣカードの選択ライン、そして６１はフォントＲ
ＯＭカードを選択するラインである。これら各ライン５
６〜６１は不図示のアドレスコンバータから出力される
ものである。
図示の特徴としては、ＣＰＵが各ＩＣカード５０〜５２
内のレジスタ５０ａ〜５２ａへの書込みを行うことによ
り、各ＩＣカードの１つを確実にアクセスすることが可
能になる。換言すれば、各レジスタにはライン５９〜６
１のどれを選択してチップセレクト信号とするかを設定
することが可能となる。
例えば、ＩＣカード５０が拡張ＲＡＭカードである場合
には、そのレジスタ５０ａにデータ”　０４　Ｈ”を書
込む（ビット２のみが“１”になる）ことにより、ライ
ン５９をアクティブにしたときに、ＩＣカード５０をア
クセスすることが可能となる。
第６図は第５図の各レジスタ及びゲートを電子機器本体
側に設けた場合のブロック構成を示しており、第５図と
同じ番号の要素は同じ機能を有するものであるから説明
は省略する。
さて、第６図の構成における特徴は、各ＩＣカードの接
続するコネクタのピンのレイアウトは全く同じで構わな
い点にある。すなわち、全てのＩＣカードのチップセレ
クトラインは同じ位置に設けても構わない。従って、電
子機器本体側のコネクタにはＩＣカードの種類分のチッ
プセレクトラインを設ける必要がなくなる。従って、電
子機器側のコネクタ及びＩＣカード側のコネクタは全く
同一のコネクタで良いことになり、製造コストを下げる
ことが可能となる。
以上、説明した様に本実施例によれば、同じ機能を持つ
ＩＣカードを各々のコネクタに接続したとき、これらＩ
Ｃカードが同時にアクセスされることがないので、誤動
作が発生しなくなる。
尚、実施例においては、各ＩＣカードをどのコネクタに
接続するかを指定することにより、各コネクタに接続さ
れたＩＣカードをアクセスする用にしたが、これに限定
されるものではない。例えば、接続するＩＣカードの種
類のみを選択することによって、アクセスするＩＣカー
ドのみをアクティブにすることも考えられる。すなわち
、後者の場合はコネクタの位置を考慮する必要がないわ
けである。
［発明の効果コ 以上説明した様に本発明によれば、同じ機能のＩＣカー
ドを接続しても一方のみがアクセスされることになる。
【図面の簡単な説明】
第１図は実施例における電子タイプライタのブロック構
成図、 第２図は第１の実施例におけるコネクタ近傍の回路を示
す図、 第３図は実施例におけるチップセレクトコントロール回
路の内部構成を示す図、 第４図は実施例におけるＣＰＵの処理手順を示すフロー
チャート、 第５図及び第６図は他の実施例におけるコネクタ近傍の
回路を示す図である。 第７図は従来例を説明するための図である。 図中、１・・・ＣＰＵ、２・・・ＲＯＭ、３・・・ＲＡ
Ｍ。 ４・・・バス、５・・・プリンタ、６・・・ＬＣＤドラ
イバ、７・・・ＬＣＤ、８・・・キーボード、９．１０
・・・ＩＣカード、１１．１２・・・コネクタ、１３・
・・アドレスデコーダ、１４・・・チップセレクトコン
トロール回路、３０・・・レジスタである。 □乍Ｙ楊６〜・コ 第６図

Claims (1)

  1. 【特許請求の範囲】 　同じピン配列であつて、異なる機能のＩＣカードを接
    続可能な少なくとも２つのコネクタを有する電子機器に
    おいて、 コネクタに接続される注目ＩＣカードの機能を指定する
    指定手段と、 指定された機能に基づく前記コネクタ中の前記注目ＩＣ
    カードを付勢する付勢ピンに対応する他のコネクタ群中
    の付勢ピンを消勢する消勢手段を備えることを特徴とす
    る電子機器。
JP63063449A 1988-03-18 1988-03-18 電子機器 Pending JPH01237785A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP63063449A JPH01237785A (ja) 1988-03-18 1988-03-18 電子機器
US08/178,436 US5630167A (en) 1988-03-18 1994-01-06 Electronic apparatus having a plurality of connectors each connecting one of a plurality of kinds of cards

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63063449A JPH01237785A (ja) 1988-03-18 1988-03-18 電子機器

Publications (1)

Publication Number Publication Date
JPH01237785A true JPH01237785A (ja) 1989-09-22

Family

ID=13229564

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63063449A Pending JPH01237785A (ja) 1988-03-18 1988-03-18 電子機器

Country Status (2)

Country Link
US (1) US5630167A (ja)
JP (1) JPH01237785A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03276382A (ja) * 1990-03-26 1991-12-06 Mitsubishi Electric Corp 携帯形半導体記憶装置用端末機
US5227615A (en) * 1990-08-09 1993-07-13 Sharp Kabushiki Kaisha Portable terminal device

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100256442B1 (ko) * 1996-08-05 2000-05-15 윤종용 아날로그버스를 갖는 멀티미디어장치
JPH1153482A (ja) * 1997-07-31 1999-02-26 Fujitsu Ltd カード読み取り装置
WO1999014881A2 (en) * 1997-09-16 1999-03-25 Information Resource Engineering, Inc. Cryptographic co-processor
JP3574317B2 (ja) * 1998-01-12 2004-10-06 株式会社デンソーウェーブ 非接触式ｉｃカード制御システム及びｉｃカード制御方法
TW200506733A (en) * 2003-08-15 2005-02-16 Via Tech Inc Apparatus and method for the co-simulation of CPU and DUT modules
US7628623B2 (en) * 2005-03-31 2009-12-08 Lexmark International Inc. Memory card bezel for an apparatus
US9104557B2 (en) * 2008-08-01 2015-08-11 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Encoded chip select for supporting more memory ranks

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4373181A (en) * 1980-07-30 1983-02-08 Chisholm Douglas R Dynamic device address assignment mechanism for a data processing system
DE3111355A1 (de) * 1981-03-23 1982-10-07 Hermann 7742 St Georgen Stockburger Verfahren zum betreiben automatischer vorrichtungen wie kassen oder aehnliches und vorrichtung zur durchfuehrung des verfahrens
US4556953A (en) * 1982-02-24 1985-12-03 Caprio A Ronald Interchangeable interface circuitry arrangements for use with a data processing system
US4530069A (en) * 1982-08-20 1985-07-16 Universal Data, Inc. Expandable data communication system utilizing hand-held terminal
US4528644A (en) * 1983-07-18 1985-07-09 Pitney Bowes Inc. Customizing the firmware after assembly of an electronic postage meter
US4589063A (en) * 1983-08-04 1986-05-13 Fortune Systems Corporation Data processing system having automatic configuration
US4660141A (en) * 1983-12-06 1987-04-21 Tri Sigma Corporation Self configuring computer network with automatic bus exchange of module identification numbers and processor assigned module numbers
US4727475A (en) * 1984-05-18 1988-02-23 Frederick Kiremidjian Self-configuring modular computer system with automatic address initialization
US4683550A (en) * 1984-07-30 1987-07-28 Burr-Brown Corporation Personal computer instrumentation system including carrier board having bus-oriented plug-in instrumentation modules
US4688172A (en) * 1984-11-13 1987-08-18 International Business Machines Corporation Initialization apparatus for a data processing system with a plurality of input/output and storage controller connected to a common bus
US4730251A (en) * 1985-10-28 1988-03-08 International Business Machines Corporation Automatic I/O address assignment
US4750136A (en) * 1986-01-10 1988-06-07 American Telephone And Telegraph, At&T Information Systems Inc. Communication system having automatic circuit board initialization capability
JPS62245461A (ja) * 1986-04-18 1987-10-26 Fanuc Ltd ボ−ドスロツト番号の割当方法
US5038320A (en) * 1987-03-13 1991-08-06 International Business Machines Corp. Computer system with automatic initialization of pluggable option cards
US4964038A (en) * 1987-10-28 1990-10-16 International Business Machines Corp. Data processing system having automatic address allocation arrangements for addressing interface cards

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03276382A (ja) * 1990-03-26 1991-12-06 Mitsubishi Electric Corp 携帯形半導体記憶装置用端末機
US5227615A (en) * 1990-08-09 1993-07-13 Sharp Kabushiki Kaisha Portable terminal device

Also Published As

Publication number Publication date
US5630167A (en) 1997-05-13

Similar Documents

Publication Publication Date Title
US5764968A (en) Clock supply permission/inhibition control system
JPH01237785A (ja) 電子機器
US5027313A (en) Apparatus for determining maximum usable memory size
US5280599A (en) Computer system with memory expansion function and expansion memory setting method
US5553244A (en) Reflexively sizing memory bus interface
US5745788A (en) Method and apparatus for dynamically interfacing with a plurality of periheral ports
US4958304A (en) Computer with interface for fast and slow memory circuits
US4617650A (en) Memory module for a programmable electronic device
US5065356A (en) Shared use of keyboard and memory lines
US5227772A (en) Text display apparatus and a method of displaying text
US5233334A (en) Text display apparatus and a method of displaying text
JP2502971B2 (ja) 文字出力装置
JPS6391758A (ja) 携帯用電子計算機システム
JP2564996B2 (ja) 表示制御回路
Johnston Designing your own microcomputer: Constructing your own micro will give you experience, more power for your money, and a system that will do just what you want
JP2803598B2 (ja) プリンタ装置
JP3760505B2 (ja) Ｒａｍ制御回路
JP3447835B2 (ja) Ｒａｍチップ識別方式
KR880001219B1 (ko) 컴퓨터 오동작 방지 인터페이스 회로
JPS59160226A (ja) ワ−ドプロセツサ
JP2968636B2 (ja) マイクロコンピュータ
JPS62191961A (ja) 情報処理装置
JPS62285169A (ja) 小型情報機器
JPH11194968A (ja) 記憶装置の制御装置及びデータ処理システムにおける記憶装置の制御方法
JPH01237784A (ja) 電子機器