JPS62285169A - 小型情報機器 - Google Patents
小型情報機器Info
- Publication number
- JPS62285169A JPS62285169A JP12895486A JP12895486A JPS62285169A JP S62285169 A JPS62285169 A JP S62285169A JP 12895486 A JP12895486 A JP 12895486A JP 12895486 A JP12895486 A JP 12895486A JP S62285169 A JPS62285169 A JP S62285169A
- Authority
- JP
- Japan
- Prior art keywords
- data
- rom
- ram
- cpu
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003287 optical effect Effects 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims 2
- 238000010586 diagram Methods 0.000 abstract description 6
- 101100325756 Arabidopsis thaliana BAM5 gene Proteins 0.000 description 7
- 101150046378 RAM1 gene Proteins 0.000 description 7
- 101100476489 Rattus norvegicus Slc20a2 gene Proteins 0.000 description 7
- 101150065817 ROM2 gene Proteins 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 235000003913 Coccoloba uvifera Nutrition 0.000 description 1
- 240000008976 Pterocarpus marsupium Species 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
3発明の詳細な説明
〔産業上の利用分野〕
は、メモリのデータによって光学的表示をする小型情報
機器に関する。
機器に関する。
従来、メモリに書き込まれた、ある決まりた情報をなん
らかの操作で使用者に知らせる小型情報機器、例えば、
メモリに薔き込まれた英単語を液晶表示する電子単語帳
と呼ばれるものや、プログラムによって働きの変わる叡
ケットコンピュータと呼ばれるような超小型コンビエー
タや電子ゲームは第2図(α)に示すようなデータ又は
プログラムの書き込まれたROM2のデータを直接、中
央処理装置it(以下apσという)3が処理し、表示
体4に表示するもの?、第2図(b)のようにR3−2
520と呼ばれる規格でRAM1にデータやプログラム
を外部から直列転送し、RAM1のデータをcpσ3が
処理1、表示体4に表示する回路構成が知られていた。
らかの操作で使用者に知らせる小型情報機器、例えば、
メモリに薔き込まれた英単語を液晶表示する電子単語帳
と呼ばれるものや、プログラムによって働きの変わる叡
ケットコンピュータと呼ばれるような超小型コンビエー
タや電子ゲームは第2図(α)に示すようなデータ又は
プログラムの書き込まれたROM2のデータを直接、中
央処理装置it(以下apσという)3が処理し、表示
体4に表示するもの?、第2図(b)のようにR3−2
520と呼ばれる規格でRAM1にデータやプログラム
を外部から直列転送し、RAM1のデータをcpσ3が
処理1、表示体4に表示する回路構成が知られていた。
また第2図(α)の回路構成でROM2を着脱し、デー
タを変えるこJ−I)コー’−)7%/1%3bJ4書
憾福り第14犬−ヒ、4イVA→し1丁lxS〔発明が
解決しようとする問題点〕 しかし、従来の小型情報機器は、メモリにROMを使り
た場合は、ROMt−機器内に固定しているので、他の
データの情報機器に変えることができなかった。また、
たとえROM層脱可能な機構にしても機器使用時に誤り
てROMが取れないような着脱機構にするために小型化
に制約ができた。そのほかに、メモリにRAMを使い直
列転送した場合も、外部からのデータを直列−平列変換
する回路が会費であり、かつデータを1ビツトごと転送
する直列転送は、数ビットごとに転送する平列転送より
遅い。直列転送で速度をあげるには、機器の発振局?I
1.数をあげて、外部からのデータの直列−平列変換を
速く行えばよいが、機器の小型化という点〃・ら鈍振糸
子や電源の大きさに問題がでてくる。
タを変えるこJ−I)コー’−)7%/1%3bJ4書
憾福り第14犬−ヒ、4イVA→し1丁lxS〔発明が
解決しようとする問題点〕 しかし、従来の小型情報機器は、メモリにROMを使り
た場合は、ROMt−機器内に固定しているので、他の
データの情報機器に変えることができなかった。また、
たとえROM層脱可能な機構にしても機器使用時に誤り
てROMが取れないような着脱機構にするために小型化
に制約ができた。そのほかに、メモリにRAMを使い直
列転送した場合も、外部からのデータを直列−平列変換
する回路が会費であり、かつデータを1ビツトごと転送
する直列転送は、数ビットごとに転送する平列転送より
遅い。直列転送で速度をあげるには、機器の発振局?I
1.数をあげて、外部からのデータの直列−平列変換を
速く行えばよいが、機器の小型化という点〃・ら鈍振糸
子や電源の大きさに問題がでてくる。
以上のような問題点を従来の小型情報機器は有していた
。そこで、本発明は従来のこのような問題点を解決する
ために、データを変えるときのみにRodから、機器へ
データを転送し、かつデータの転送時間を短くした小型
情報機器を得ることを目的としている。
。そこで、本発明は従来のこのような問題点を解決する
ために、データを変えるときのみにRodから、機器へ
データを転送し、かつデータの転送時間を短くした小型
情報機器を得ることを目的としている。
〔問題を解決するための手段〕
上記問題点を解決するために、本発明の小型情報機器は
、RA、Mと光学的表示体と該光学的表示体に該RAM
データを表示するIC又は該RAMのデータをプログラ
ムとして動作可能なICとROMからなり該ROMから
該RAMへデータを平列転送し、転送後は該ROMを機
器から取り外すことを特徴とする。
、RA、Mと光学的表示体と該光学的表示体に該RAM
データを表示するIC又は該RAMのデータをプログラ
ムとして動作可能なICとROMからなり該ROMから
該RAMへデータを平列転送し、転送後は該ROMを機
器から取り外すことを特徴とする。
上記のように構成された小型情報機器はデータ又はプロ
グラムを書き込んだROMからRAMへデータを転送す
ることで多積の働きの情報機器に変えることができ、デ
ータ転送後は、ROMを機器から取り外すため、従来の
ように機器使用時に誤ってROMが取れないようにする
着脱機構も不必要となり、より電源にすることができる
。また、ROMからRAMへデータを平列転送するので
従来の直列転送時間よりも早く転送ができるのである。
グラムを書き込んだROMからRAMへデータを転送す
ることで多積の働きの情報機器に変えることができ、デ
ータ転送後は、ROMを機器から取り外すため、従来の
ように機器使用時に誤ってROMが取れないようにする
着脱機構も不必要となり、より電源にすることができる
。また、ROMからRAMへデータを平列転送するので
従来の直列転送時間よりも早く転送ができるのである。
以下に本発明の実施例を図面にもとづいて説明する。第
1図において、RAM1は表1に示す動作モードの16
にビット(2048ワード×8ビツト)C−MOSスタ
ティクRAMを、ROM2は表2に示す動作モードの6
4にピッ)(8192ワード×8ビツト)C!−MOs
マスクROMを、CPU3は内部ROMのプログラムに
よりアドレス(ALI−Asx)、入出力ボート(RA
M1へは工10o〜工10t)−制御信号(RAM1へ
ハOs。ヲc B、 ヘ、c s 、 ヲv’y、 ヘ
、ROM2へはff、をT1へ、T丁、をT1へ、表示
ドライバー4へはττ4をてTへ、表示ドライバー用発
振p outをOLKへ、また、RAM1及び表示ドラ
イバー4へτ]−5をそれぞれR/ W 、マ1へ接続
)を制御できる発振回路付きの4ビツトCPUを、表示
ドライバー4は、液晶パネル5にCPU3から送られて
くる表示データを表示させる表3に示す動作モードのコ
モン8本、セグメント42本の表示ドライバーを使用し
た。また機器本体AとROM部Bとの接点部0は第3図
に示すよう&、−機器本体Aをカード型にしく第S図(
C))その一端にアドレス、データ、制?JB信号及び
電源のリード端子1をもうけ、ROM部B(第3図(α
)、(b))はリード端子1を受けるソケット端子2を
もうけ、データ転送時には第4図のごとく機器本体Aを
ROM部Bにスライド式に挿入させ、リード端子1とソ
ケット端子2を接続させるようにした。
1図において、RAM1は表1に示す動作モードの16
にビット(2048ワード×8ビツト)C−MOSスタ
ティクRAMを、ROM2は表2に示す動作モードの6
4にピッ)(8192ワード×8ビツト)C!−MOs
マスクROMを、CPU3は内部ROMのプログラムに
よりアドレス(ALI−Asx)、入出力ボート(RA
M1へは工10o〜工10t)−制御信号(RAM1へ
ハOs。ヲc B、 ヘ、c s 、 ヲv’y、 ヘ
、ROM2へはff、をT1へ、T丁、をT1へ、表示
ドライバー4へはττ4をてTへ、表示ドライバー用発
振p outをOLKへ、また、RAM1及び表示ドラ
イバー4へτ]−5をそれぞれR/ W 、マ1へ接続
)を制御できる発振回路付きの4ビツトCPUを、表示
ドライバー4は、液晶パネル5にCPU3から送られて
くる表示データを表示させる表3に示す動作モードのコ
モン8本、セグメント42本の表示ドライバーを使用し
た。また機器本体AとROM部Bとの接点部0は第3図
に示すよう&、−機器本体Aをカード型にしく第S図(
C))その一端にアドレス、データ、制?JB信号及び
電源のリード端子1をもうけ、ROM部B(第3図(α
)、(b))はリード端子1を受けるソケット端子2を
もうけ、データ転送時には第4図のごとく機器本体Aを
ROM部Bにスライド式に挿入させ、リード端子1とソ
ケット端子2を接続させるようにした。
第1図において、本発明の実施例はCPU5の内部RO
Mプログラムは以下のような餉きにした。通常時には、
CPU3はRAM1 、R012。
Mプログラムは以下のような餉きにした。通常時には、
CPU3はRAM1 、R012。
表示ドライバーの制御信号as。〜as、を高レベル(
以下Hという)とし、CPU以外のICを動作しない状
態にしている。機器本体AにROM部Bを第4図のごと
く接続したのち、KEYlを入力するとCPU3はアド
レスバスA0〜A11に低レベル(以下りという)、す
なわち0番地を出力する。このときCPU5のデータバ
スは高インピーダンスにしておく。次にCS2 e
CS3 を7丁、をLにし、RAM1は、ライトのス
タン6イ状態にROM2はCPU3から出力しているア
ドレスのした後は、ROM2を取り出す。この状態て通
常時はm器本体Aを携帯することができ、たいへん携帯
性のよい情報機器となる。
以下Hという)とし、CPU以外のICを動作しない状
態にしている。機器本体AにROM部Bを第4図のごと
く接続したのち、KEYlを入力するとCPU3はアド
レスバスA0〜A11に低レベル(以下りという)、す
なわち0番地を出力する。このときCPU5のデータバ
スは高インピーダンスにしておく。次にCS2 e
CS3 を7丁、をLにし、RAM1は、ライトのス
タン6イ状態にROM2はCPU3から出力しているア
ドレスのした後は、ROM2を取り出す。この状態て通
常時はm器本体Aを携帯することができ、たいへん携帯
性のよい情報機器となる。
次にRAM1に転送されたデータを見るときにはKEY
Oを入力する。転送後の1度目のKEYO人力で、CP
U3は、0番地を出力し、O3゜+C81をLにしRA
M1をデータ出力状態にする。このデータをC!PU3
に1度保持し、「L、aS、をHした後に、cpa3は
表示ドライバー4に液晶表示の位置用のアドレスと前記
の保持しているデータを出力し、as、、as、をLに
して表示ドライバーにデTりを書き込み、RAMデータ
を液晶表示させるようにした。KEYOを入力するごと
に、上記のCPU3からRAM1へ出力されるアドレス
は加算され、次のデータを表示することができる。
Oを入力する。転送後の1度目のKEYO人力で、CP
U3は、0番地を出力し、O3゜+C81をLにしRA
M1をデータ出力状態にする。このデータをC!PU3
に1度保持し、「L、aS、をHした後に、cpa3は
表示ドライバー4に液晶表示の位置用のアドレスと前記
の保持しているデータを出力し、as、、as、をLに
して表示ドライバーにデTりを書き込み、RAMデータ
を液晶表示させるようにした。KEYOを入力するごと
に、上記のCPU3からRAM1へ出力されるアドレス
は加算され、次のデータを表示することができる。
以上のように本実施例は、RAMのデータをただ表示す
る例を説明したが、RAMに転送するデータをCPU3
のプログラムとすることも可能である。またcpa(1
きの公邸はロジツクで組むことも考えられる。本発明は
ROMのデータをRAMに転送する方法を述べたが、R
OM@RAMに変え、このRAMを機器本体と着脱する
ときに制御信号に雑音が入ってこのRAMのデータをこ
わさない機構にすることができれば、本発明のROM都
をRAMに変えることは考えられる。
る例を説明したが、RAMに転送するデータをCPU3
のプログラムとすることも可能である。またcpa(1
きの公邸はロジツクで組むことも考えられる。本発明は
ROMのデータをRAMに転送する方法を述べたが、R
OM@RAMに変え、このRAMを機器本体と着脱する
ときに制御信号に雑音が入ってこのRAMのデータをこ
わさない機構にすることができれば、本発明のROM都
をRAMに変えることは考えられる。
表I RAM1の動作モード表
** データ保持
*HorL
〔発明の効果〕
本発明は、以上説明したように、あるデータを書き込ん
だROMのデータをRAMに平列転送し、転送後そのR
OMを機器から取り外すことによって、多種多様の情報
データをすばやく交換し、知ることができる、8Ili
帯性のよい小型の情報機器となる効果がある。
だROMのデータをRAMに平列転送し、転送後そのR
OMを機器から取り外すことによって、多種多様の情報
データをすばやく交換し、知ることができる、8Ili
帯性のよい小型の情報機器となる効果がある。
第1図は本発明にかかるシステム図で、1・・・・・・
RAM(2にバイトC!MOSスタティック) 2・・・・・・ROM(8にバイトCM O,ii9”
)3・・・・・・CPU(4ビツト) 4・・・・・・表示ドライバー 5・・・・・・ドツト液晶パネル 6・・・・・・コモン、セグメント出力第2図は従来の
↑a報機器のシステム図で、1 ・・・・・・ RAM 2 ・・・・・・ ROM 3 ・・・・・・ CPU 4・・・・・・表示体 5・・・・・・表示出力 6・・・・・・アドレス及び制御1d号7・・・・・・
データ 8・・・・・・直列−平列変換回路 9・・・・・・直列データ(R3−2520規格などに
準するもの) 第3図は、本発明の実施例の接点端子図及び断面図で、 1・・・・・・機番本体のリード端子(アドレス、デー
タ、制御及び電源ライン) 2・・・・・・ROM 部のソケット端子(アドレス、
データ、制御及び電源ライン) 3・・・・・・回路基板 第4図は、本発明の実施例の接続図で、1・・・・・・
液晶パネル 2・・・・・・ROM部のソケット端子3 ・・・・・
・ KEY である。 以上 出願人 七イコーエプソン株式会社 1 z 1] (L) 、 (1:
+)(C) 晃 3 図
RAM(2にバイトC!MOSスタティック) 2・・・・・・ROM(8にバイトCM O,ii9”
)3・・・・・・CPU(4ビツト) 4・・・・・・表示ドライバー 5・・・・・・ドツト液晶パネル 6・・・・・・コモン、セグメント出力第2図は従来の
↑a報機器のシステム図で、1 ・・・・・・ RAM 2 ・・・・・・ ROM 3 ・・・・・・ CPU 4・・・・・・表示体 5・・・・・・表示出力 6・・・・・・アドレス及び制御1d号7・・・・・・
データ 8・・・・・・直列−平列変換回路 9・・・・・・直列データ(R3−2520規格などに
準するもの) 第3図は、本発明の実施例の接点端子図及び断面図で、 1・・・・・・機番本体のリード端子(アドレス、デー
タ、制御及び電源ライン) 2・・・・・・ROM 部のソケット端子(アドレス、
データ、制御及び電源ライン) 3・・・・・・回路基板 第4図は、本発明の実施例の接続図で、1・・・・・・
液晶パネル 2・・・・・・ROM部のソケット端子3 ・・・・・
・ KEY である。 以上 出願人 七イコーエプソン株式会社 1 z 1] (L) 、 (1:
+)(C) 晃 3 図
Claims (1)
- (1)・α)読み出し書き込み自由な半導体メモリと b)光学的表示体と c)前記光学的表示体に前記RAMのデータを表示する
集積回路とIC、又は前記RAMデータをプログラムと
して動作可能なICと d)読み出し専用の半導体メモリROMからなる小型情
報機器において、前記ROMから前記RAMへデータを
転送することを特徴とする小型情報機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12895486A JPS62285169A (ja) | 1986-06-03 | 1986-06-03 | 小型情報機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12895486A JPS62285169A (ja) | 1986-06-03 | 1986-06-03 | 小型情報機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62285169A true JPS62285169A (ja) | 1987-12-11 |
Family
ID=14997517
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12895486A Pending JPS62285169A (ja) | 1986-06-03 | 1986-06-03 | 小型情報機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62285169A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01175004A (ja) * | 1987-12-29 | 1989-07-11 | Honda Motor Co Ltd | ロボット制御装置 |
-
1986
- 1986-06-03 JP JP12895486A patent/JPS62285169A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01175004A (ja) * | 1987-12-29 | 1989-07-11 | Honda Motor Co Ltd | ロボット制御装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR940002296B1 (ko) | 반도체 집적회로 장치 | |
JP2835184B2 (ja) | 情報処理装置、デバイス制御方法、およびicカード | |
JPH07210537A (ja) | コンピュータシステム | |
KR100375252B1 (ko) | 데이터처리시스템 | |
JP2735173B2 (ja) | ワンチップメモリデバイス | |
US5745788A (en) | Method and apparatus for dynamically interfacing with a plurality of periheral ports | |
US5687131A (en) | Multi-mode cache structure | |
US5065356A (en) | Shared use of keyboard and memory lines | |
US5373467A (en) | Solid state memory device capable of providing data signals on 2N data lines or N data lines | |
JPS62285169A (ja) | 小型情報機器 | |
EP0813149B1 (en) | Testing and diagnostic mechanism | |
JPH01237785A (ja) | 電子機器 | |
KR100490703B1 (ko) | 단일-칩프레임버퍼,프레임버퍼,디스플레이서브시스템및프레임버퍼구성방법 | |
EP0473276B1 (en) | Integrated digital processing apparatus | |
JP3122304B2 (ja) | ポータブルコンピュータ | |
WO1991000523A1 (en) | Portable low power computer | |
EP0810528B1 (en) | Apparatus for DMA-slave emulation on a computer systems bus | |
US20060095633A1 (en) | Data transmission coordinating method | |
US4841298A (en) | Bit pattern conversion system | |
US7757031B2 (en) | Data transmission coordinating method and system | |
JP3447835B2 (ja) | Ramチップ識別方式 | |
US20060095632A1 (en) | Data transmission coordinating method and system | |
JPH0346833B2 (ja) | ||
JPH0573481A (ja) | 半導体計算装置および電子機器 | |
JPH07274155A (ja) | 文章グラフィック処理ビデオテックスインタフェース装置 |