JPH03276382A - 携帯形半導体記憶装置用端末機 - Google Patents
携帯形半導体記憶装置用端末機Info
- Publication number
- JPH03276382A JPH03276382A JP2078293A JP7829390A JPH03276382A JP H03276382 A JPH03276382 A JP H03276382A JP 2078293 A JP2078293 A JP 2078293A JP 7829390 A JP7829390 A JP 7829390A JP H03276382 A JPH03276382 A JP H03276382A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- terminal
- card
- semiconductor memory
- decoder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 54
- 230000006870 function Effects 0.000 claims description 2
- 101150101567 pat-2 gene Proteins 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 230000015654 memory Effects 0.000 description 6
- 230000037431 insertion Effects 0.000 description 4
- 238000003780 insertion Methods 0.000 description 4
- 229920000742 Cotton Polymers 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
Landscapes
- Memory System (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はメモリカード等の携帯形半導体記憶装置用端末
機に関する。
機に関する。
第３，４図は従来の携帯形半導体記憶装置と端末機との
接続態様を示すブロック図であり、ＭＣ，。
接続態様を示すブロック図であり、ＭＣ，。
ＭＣｚは夫々異なった単一種類の半導体メモリが実装さ
れた携帯形半導体記憶装置（以下単にメモリカードとい
う） 、３２．４２は各端末機の制御部を示している。
れた携帯形半導体記憶装置（以下単にメモリカードとい
う） 、３２．４２は各端末機の制御部を示している。
端末機の制御部３２．４２にメモリカードＭＣ，、ＭＣ
２を挿入すると、端末機の制御部３２．４２はアドレス
バス、データバス、コントロールハス等にて構成される
メモリカードＭＣ，、ＭＣ，に対するリート／ライト用
の入出力バス５１．６１にてメモリカードＭＣ，。
２を挿入すると、端末機の制御部３２．４２はアドレス
バス、データバス、コントロールハス等にて構成される
メモリカードＭＣ，、ＭＣ，に対するリート／ライト用
の入出力バス５１．６１にてメモリカードＭＣ，。
ＭＣ２と接続される外、端末機にメモリカードＭＣ，。
ＭＣ２が挿入されたか否か、又は抜去されたが否かを表
す信号用の信号線５５．６５及びメモリカードの型式の
相違、例えば半導体メモリの種類の相違等により入力用
信号線５３又は出力用信号線６３にて接続される。
す信号用の信号線５５．６５及びメモリカードの型式の
相違、例えば半導体メモリの種類の相違等により入力用
信号線５３又は出力用信号線６３にて接続される。
ところで上述した如き端末機にあっては、第３図に示す
如き端末機に第４図に示す如きメモリカードＭｃｚを挿
入し、また逆に第４図に示す如き端、末機にメモリカー
ドＭＣ，を挿入し、信号線５３．６３をメモリカードＭ
Ｃ２８ＭＣｌに接続したとしても信号線５３．６３で作
用の異なる信号が衝突することとなり、同一信号線で送
受することが出来ず、また板金制御部３２．４２に信号
線５３．６３と別の信号線を割り付けた場合もメモリカ
ードＭＣｚ１ＭＣ＋ に実装されている半導体メモリの
類別が分からないときは制御内容が理解出来ない。
如き端末機に第４図に示す如きメモリカードＭｃｚを挿
入し、また逆に第４図に示す如き端、末機にメモリカー
ドＭＣ，を挿入し、信号線５３．６３をメモリカードＭ
Ｃ２８ＭＣｌに接続したとしても信号線５３．６３で作
用の異なる信号が衝突することとなり、同一信号線で送
受することが出来ず、また板金制御部３２．４２に信号
線５３．６３と別の信号線を割り付けた場合もメモリカ
ードＭＣｚ１ＭＣ＋ に実装されている半導体メモリの
類別が分からないときは制御内容が理解出来ない。
従って型式の異なるメモリカードＭＣ，、ＭＣｔについ
て端末機を兼用させることが出来ず、メモリカードの型
式毎に専用の端末機が必要とされることとなる。
て端末機を兼用させることが出来ず、メモリカードの型
式毎に専用の端末機が必要とされることとなる。
本発明はかかる事情に鑑みなされたものであって、その
目的とするところは作用の異なる信号について共用され
る信号線を夫々型式に応じて切替える手段及び携帯形半
導体記憶装置の型式を識別する手段とを備えることにの
って、異なる半導体メモリ等を備えた型式の異なる携帯
形半導体記憶装置について兼用することが出来、また、
コネクタの端子数の大幅な低減も図れるようになした携
帯形の半導体記憶装置を提供するにある。
目的とするところは作用の異なる信号について共用され
る信号線を夫々型式に応じて切替える手段及び携帯形半
導体記憶装置の型式を識別する手段とを備えることにの
って、異なる半導体メモリ等を備えた型式の異なる携帯
形半導体記憶装置について兼用することが出来、また、
コネクタの端子数の大幅な低減も図れるようになした携
帯形の半導体記憶装置を提供するにある。
本発明に係る携帯形半導体記憶装置用端末機は、携帯型
半導体記憶装置に設けたその型式を示す信号を読み取っ
て識別する手段と、識別した携帯型半導体記憶装置の型
式に対応して共有の信号線の端子を切り替える手段とを
具備する。
半導体記憶装置に設けたその型式を示す信号を読み取っ
て識別する手段と、識別した携帯型半導体記憶装置の型
式に対応して共有の信号線の端子を切り替える手段とを
具備する。
本発明にあってはこれによって、型式の異なる携帯形半
導体記憶装置が挿入されると、これからその型式を表す
信号を読み取って型式を識別し、異なる作用の信号に共
用される信号線をその型式に応じて制御部に対し切替え
接続し得ることとなり、端子数が少な（て済み、型式の
異なる携帯形半導体記憶装置に簡単な構成で兼用するこ
とが可能となる。
導体記憶装置が挿入されると、これからその型式を表す
信号を読み取って型式を識別し、異なる作用の信号に共
用される信号線をその型式に応じて制御部に対し切替え
接続し得ることとなり、端子数が少な（て済み、型式の
異なる携帯形半導体記憶装置に簡単な構成で兼用するこ
とが可能となる。
以下本発明をその実施例に基づいて具体的に説明する。
第１図は本発明に係る携帯形半導体記憶装置用端末機の
接続構造を示すブロック図であり、図中１は携帯形半導
体記憶装置（以下単にメモリカードという）ＭＣ用の端
末機、２は端末機１の制御部、３はデコーダ、４．５は
半導体スイッチを示している。
接続構造を示すブロック図であり、図中１は携帯形半導
体記憶装置（以下単にメモリカードという）ＭＣ用の端
末機、２は端末機１の制御部、３はデコーダ、４．５は
半導体スイッチを示している。
端末機１の制御部２は端末機１にメモリカードＭＣが挿
入されると、アドレスバス、データバス、コントロール
バス等からなるメモリカードＮＣに対するリード／ライ
トのための入出力バス１１、メモリカードＭＣの型式を
読み取るためのバス１２、並びにメモリカードＭＣの型
式に依り作用の異なる信号について共用される信号線１
３にてメモリカードＭＣと接続されるようになっている
。信号ｍ１３の制御部２側の端末はデコーダ３にてオン
、オフ制御される半導体スイッチ４，５を介して制御部
２の異なる端子に繋がる信号線１３ａ、１３ｂに対し選
択的に切替接続されるようになっている。
入されると、アドレスバス、データバス、コントロール
バス等からなるメモリカードＮＣに対するリード／ライ
トのための入出力バス１１、メモリカードＭＣの型式を
読み取るためのバス１２、並びにメモリカードＭＣの型
式に依り作用の異なる信号について共用される信号線１
３にてメモリカードＭＣと接続されるようになっている
。信号ｍ１３の制御部２側の端末はデコーダ３にてオン
、オフ制御される半導体スイッチ４，５を介して制御部
２の異なる端子に繋がる信号線１３ａ、１３ｂに対し選
択的に切替接続されるようになっている。
デコーダ３０入力端子Ａ、Ｂ、Ｃは夫々信号線１４ａ、
１４ｂ、 １４ｃにてメモリカードＭＣと接続される
よう構成され、またデコーダ３のＥ端子にはメモリカー
ドＭＣの挿入によって接地される信号！！１１５が設け
られており、該信号線１５を通じて接地信号がメモリカ
ードＭＣの挿入、抜去信号として入力されるようになっ
ている。
１４ｂ、 １４ｃにてメモリカードＭＣと接続される
よう構成され、またデコーダ３のＥ端子にはメモリカー
ドＭＣの挿入によって接地される信号！！１１５が設け
られており、該信号線１５を通じて接地信号がメモリカ
ードＭＣの挿入、抜去信号として入力されるようになっ
ている。
一方、デコーダ３の出力端子ａ −ｈのうち、ａ。
ｂに接続された信号線１６ａ、１６ｂは前記半導体スイ
ッチ４．５に接続されており、信号線１６ａ、 １６ｂ
を通じて両手導体スイッチ４．５を選択的にオン又はオ
フ制御し、共用の信号、％１１３を信号線１３ａ又は１
３ｂを介して選択的に制御部２へ接続するようになって
いる。
ッチ４．５に接続されており、信号線１６ａ、 １６ｂ
を通じて両手導体スイッチ４．５を選択的にオン又はオ
フ制御し、共用の信号、％１１３を信号線１３ａ又は１
３ｂを介して選択的に制御部２へ接続するようになって
いる。
而してこのような本発明装置にあっては端末機１にメモ
リカードが挿入されたとき、デコーダ３のＥ端子は信号
線１５を介して接地され、接地信号がカード挿入信号と
してデコーダ３に入力され電源電圧にプルアップされ、
イネーブル状態となる。
リカードが挿入されたとき、デコーダ３のＥ端子は信号
線１５を介して接地され、接地信号がカード挿入信号と
してデコーダ３に入力され電源電圧にプルアップされ、
イネーブル状態となる。
一方、当該メモリカードＭＣの型式、具体的には半導体
メモリの種別を示す信号が信号線１４ａ、 １４ｂ、
１４Ｃを通じて制御部２及びデコーダ３に取り込まれる
。制御部２はこれによって挿入されたメモリカードの型
式を認識する。またデコーダ３はメモリカードの型式を
デコードすると共に、人力されたコードに従って出力端
子ａ又はｂを通じて半導体スイッチ４又は５に動作信号
を選択的に出力し、これをオン又はオフさせる。
メモリの種別を示す信号が信号線１４ａ、 １４ｂ、
１４Ｃを通じて制御部２及びデコーダ３に取り込まれる
。制御部２はこれによって挿入されたメモリカードの型
式を認識する。またデコーダ３はメモリカードの型式を
デコードすると共に、人力されたコードに従って出力端
子ａ又はｂを通じて半導体スイッチ４又は５に動作信号
を選択的に出力し、これをオン又はオフさせる。
例えば、デコーダ３の入力端子Ａ、Ｂ、Ｃに対するメモ
リカードＭＣの半導体メモリの種別を示す信号としてＡ
： “Ｌ”レベル、Ｂ： “Ｌ″レベルＣ： ″Ｌルベ
ルの、また他の半導体メモリの種別を示す信号としてＡ
＝″Ｌ２レベル、Ｂ−“ビレベル、Ｃ＝“Ｈ”レベルの
コードを割り付けたものとする。いま入力端子Ａ、Ｂ、
Ｃの入力信号がいずれも“Ｌ”レベルのコードの場合に
はデコーダ３は出力端子ａを選択して出力端子ａは“Ｌ
ルベル、他の出力端子ｂ〜ｈは“Ｈ”レベルとなる。こ
れによって信号線１６ｂを介して半導体スイッチ５がオ
ンし、信号線１３ｂが共用の信号線１３と接続されるこ
ととなる。
リカードＭＣの半導体メモリの種別を示す信号としてＡ
： “Ｌ”レベル、Ｂ： “Ｌ″レベルＣ： ″Ｌルベ
ルの、また他の半導体メモリの種別を示す信号としてＡ
＝″Ｌ２レベル、Ｂ−“ビレベル、Ｃ＝“Ｈ”レベルの
コードを割り付けたものとする。いま入力端子Ａ、Ｂ、
Ｃの入力信号がいずれも“Ｌ”レベルのコードの場合に
はデコーダ３は出力端子ａを選択して出力端子ａは“Ｌ
ルベル、他の出力端子ｂ〜ｈは“Ｈ”レベルとなる。こ
れによって信号線１６ｂを介して半導体スイッチ５がオ
ンし、信号線１３ｂが共用の信号線１３と接続されるこ
ととなる。
また一方、半導体メモリの種別を示す信号がデコーダ３
における入力端子Ａ、Ｂ、Ｃに対しＡ。
における入力端子Ａ、Ｂ、Ｃに対しＡ。
Ｂ： ’Ｌ’ レベル、Ｃ： “Ｈルベルのコードとな
った場合にはデコーダ３は出力端子すを選択し、出力端
子すは“Ｌ″レベル他の出力端子ａ、 ｃ〜ｈは“Ｈ
”レベルとなり、半導体スイッチ４をオンする。これに
よって共用の信号線１３は信号線１３ａと接続されるこ
ととなる。
った場合にはデコーダ３は出力端子すを選択し、出力端
子すは“Ｌ″レベル他の出力端子ａ、 ｃ〜ｈは“Ｈ
”レベルとなり、半導体スイッチ４をオンする。これに
よって共用の信号線１３は信号線１３ａと接続されるこ
ととなる。
一方、端末機の制御部２においては、メモリカード肛の
型式、具体的には半導体メモリの種別を認識しており、
半導体スイッチ４，５０オン、オフ制御によって入力信
号線１３ａ、１３、又は信号線１３ｂ、 １３を通じて
のメモリカード肛との間で信号の送又は受を行い得るこ
ととなる。
型式、具体的には半導体メモリの種別を認識しており、
半導体スイッチ４，５０オン、オフ制御によって入力信
号線１３ａ、１３、又は信号線１３ｂ、 １３を通じて
のメモリカード肛との間で信号の送又は受を行い得るこ
ととなる。
第２図は本発明の他の実施例を示すブロック図であり、
この実施例にあっては制御部２２はＭＰＣ又はＣＰＵと
しての機能を備え、デコーダは存在せず、端末機１の制
御部２２は端末機」にメモリカードＭＣが挿入されたと
きメモリカード肛の型式を示す信号用の信号線２４ａ、
２４ｂ、２４ｃ及びメモリカードＭＣの挿入、抜去信号
用の信号線２５を介して直接メモリカードＭＣと接続さ
れる外、半導体スイッチ４．５に対する駆動信号用の信
号線２６ａ、２６ｂも直接制御部２２と接続されている
。
この実施例にあっては制御部２２はＭＰＣ又はＣＰＵと
しての機能を備え、デコーダは存在せず、端末機１の制
御部２２は端末機」にメモリカードＭＣが挿入されたと
きメモリカード肛の型式を示す信号用の信号線２４ａ、
２４ｂ、２４ｃ及びメモリカードＭＣの挿入、抜去信号
用の信号線２５を介して直接メモリカードＭＣと接続さ
れる外、半導体スイッチ４．５に対する駆動信号用の信
号線２６ａ、２６ｂも直接制御部２２と接続されている
。
而してこのような実施例にあっては端末機１にメモリカ
ードＭＣが挿入されると、カード挿、抜信号用の信号線
２５を通じて制御部２２はメモリカードＭＣの挿入を検
知し、また信号線２４ａ、 ２４ｂ、 ２４ｃを介して
コードを解読し、メモリカード肛の型式、具体的には半
導体メモリの種別を検知し、信号線２６ａ又１：！２６
ｂを介して半導体スイッチ４．５を選択的にオン、オフ
制御し、共用の信号線１３を信号線１３ａ又は１３ｂを
介して制御部２２と接続せしめる。
ードＭＣが挿入されると、カード挿、抜信号用の信号線
２５を通じて制御部２２はメモリカードＭＣの挿入を検
知し、また信号線２４ａ、 ２４ｂ、 ２４ｃを介して
コードを解読し、メモリカード肛の型式、具体的には半
導体メモリの種別を検知し、信号線２６ａ又１：！２６
ｂを介して半導体スイッチ４．５を選択的にオン、オフ
制御し、共用の信号線１３を信号線１３ａ又は１３ｂを
介して制御部２２と接続せしめる。
他の構成及び作用は第１図に示す実施例と実質的に同じ
であり、対応する部分には同じ番号を付しである。
であり、対応する部分には同じ番号を付しである。
なお、上述の各実施例にあっては共用の信号線１３を利
用する信号数が２個の場合を示したが、例えばバイナリ
コードで表すものとすると８種類のメモリの種類を表す
ことが可能となるため、共用の信号線１３についても同
数の８種類の信号を共有させることが可能となる。
用する信号数が２個の場合を示したが、例えばバイナリ
コードで表すものとすると８種類のメモリの種類を表す
ことが可能となるため、共用の信号線１３についても同
数の８種類の信号を共有させることが可能となる。
そこで例えば共用の信号線１３に８種類の信号を割り付
けたとすると、従来の端末機１ではコネクタを共通とす
ると８本の端子が必要となるが、本発明にあっては全て
を共用の信号、Ｗ１３を利用することが可能となり、１
本の線で済むこととなる。
けたとすると、従来の端末機１ではコネクタを共通とす
ると８本の端子が必要となるが、本発明にあっては全て
を共用の信号、Ｗ１３を利用することが可能となり、１
本の線で済むこととなる。
従って全体としては１本の共用の信号線１３と、３本の
信号線１４ａ、 １４ｂ、 １４ｃ又は２４ａ、 ２４
ｂ、 ２４ｃとの和である４本の信号線で済み、従来の
端子数に比較して４本の端子数の節減を図れ、またそれ
だけコネクタの挿入力、抜去力も小さくて済むこととな
る。
信号線１４ａ、 １４ｂ、 １４ｃ又は２４ａ、 ２４
ｂ、 ２４ｃとの和である４本の信号線で済み、従来の
端子数に比較して４本の端子数の節減を図れ、またそれ
だけコネクタの挿入力、抜去力も小さくて済むこととな
る。
更に上記実施例においては、型式信号用の信号線１４ａ
、 １４ｂ、 １４ｃ又は２４ａ、 ２４ｂ＋ ２４ｃ
の３本とした場合を説明したが、信号線数を更に増加さ
せて対象とすることが可能なメモリカードの種類を大幅
に増大させ得ることとなる。
、 １４ｂ、 １４ｃ又は２４ａ、 ２４ｂ＋ ２４ｃ
の３本とした場合を説明したが、信号線数を更に増加さ
せて対象とすることが可能なメモリカードの種類を大幅
に増大させ得ることとなる。
またメモリカード肛には単一種の半導体メモリを内蔵さ
せる場合を説明したが、異なる半導体メモリを混合して
内蔵させ、夫々信号線に割り付けてもよい。
せる場合を説明したが、異なる半導体メモリを混合して
内蔵させ、夫々信号線に割り付けてもよい。
以上の如く本発明品にあっては携帯形半導体君１憶装置
の型式の識別手段を設け、また各携帯形半導体記憶装置
の型式により異なる作用をする信ｙに共用する信号線を
夫々の携帯形半導体記憶装置の型式に応じて端子を切替
接続するから、各携帯形半導体記憶装置の型式に合わせ
て端末機を用層する必要がなく、各種型式の携帯形半導
体記憶装置に兼用することが可能となり、大幅な設備コ
ヌトの低減を図れる等本発明は優れた効果を奏すｚもの
である。
の型式の識別手段を設け、また各携帯形半導体記憶装置
の型式により異なる作用をする信ｙに共用する信号線を
夫々の携帯形半導体記憶装置の型式に応じて端子を切替
接続するから、各携帯形半導体記憶装置の型式に合わせ
て端末機を用層する必要がなく、各種型式の携帯形半導
体記憶装置に兼用することが可能となり、大幅な設備コ
ヌトの低減を図れる等本発明は優れた効果を奏すｚもの
である。
第１図は本発明に係る端末機と携帯形半導体ＨＥ憶装置
との接続態様を示すブロック図、第２図は本発明の他の
実施例を示すブロック図、第３．４図は夫々従来の端末
機と携帯形半導体記憶装置との接続態様を示すブロック
図である。 １・・・携帯形半導体記憶装置 ２・・・制御部３・・
・デコーダ ４．５・・・半導体スイッチ１１・・・入
出力バス １２・・・バス １３．１３ａ、 １３ｂ・
・・信号綿１４ａ、１４ｂ、１４ｃ −−−信号線 １
５−・・信号線 １６ａ、１６ｂ −・・信号線 ２２
・・・制御部 ２４ａ、２４ｂ、２４ｃ・・・信号線２
５・・・信号線 ２６ａ、２６ｂ・・・信号線なお、図
中、同一符号は同一、又は相当部分を示す。
との接続態様を示すブロック図、第２図は本発明の他の
実施例を示すブロック図、第３．４図は夫々従来の端末
機と携帯形半導体記憶装置との接続態様を示すブロック
図である。 １・・・携帯形半導体記憶装置 ２・・・制御部３・・
・デコーダ ４．５・・・半導体スイッチ１１・・・入
出力バス １２・・・バス １３．１３ａ、 １３ｂ・
・・信号綿１４ａ、１４ｂ、１４ｃ −−−信号線 １
５−・・信号線 １６ａ、１６ｂ −・・信号線 ２２
・・・制御部 ２４ａ、２４ｂ、２４ｃ・・・信号線２
５・・・信号線 ２６ａ、２６ｂ・・・信号線なお、図
中、同一符号は同一、又は相当部分を示す。
Claims (1)
- （１）型式が異なる携帯形半導体記憶装置に対応可能な
端末機であって、 異なる作用の信号に共用される信号線と、 携帯形半導体記憶装置からその型式を示す 信号を識別して読み取る手段と、 型式が異なる携帯形半導体記憶装置夫々に 対応して前記信号線を異なる端子に切替え接続する手段
と を具備することを特徴とする携帯形半導体 記憶装置用端末機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2078293A JP2548995B2 (ja) | 1990-03-26 | 1990-03-26 | 携帯形半導体記憶装置用端末機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2078293A JP2548995B2 (ja) | 1990-03-26 | 1990-03-26 | 携帯形半導体記憶装置用端末機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03276382A true JPH03276382A (ja) | 1991-12-06 |
| JP2548995B2 JP2548995B2 (ja) | 1996-10-30 |
Family
ID=13657888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2078293A Expired - Lifetime JP2548995B2 (ja) | 1990-03-26 | 1990-03-26 | 携帯形半導体記憶装置用端末機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2548995B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05210769A (ja) * | 1992-01-30 | 1993-08-20 | Oki Electric Ind Co Ltd | Ｉｃカードリーダライタ |
| JP2004318835A (ja) * | 2003-03-31 | 2004-11-11 | Ricoh Co Ltd | Ｐｃカード制御装置及びｐｃカード制御方法 |
| JP2006202315A (ja) * | 2000-07-06 | 2006-08-03 | Onspec Electronic Inc | Ｐｃの有無によらずに数種類のフラッシュメモリカードを読み取るためのフラッシュメモリカード読取／書込み装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01204795A (ja) * | 1988-02-10 | 1989-08-17 | Fuji Photo Film Co Ltd | Ｉｃカード及びｉｃカードを使用する装置 |
| JPH01237785A (ja) * | 1988-03-18 | 1989-09-22 | Canon Inc | 電子機器 |
| JPH01276253A (ja) * | 1988-04-27 | 1989-11-06 | Seiko Epson Corp | メモリカード及びそのシステム |
-
1990
- 1990-03-26 JP JP2078293A patent/JP2548995B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01204795A (ja) * | 1988-02-10 | 1989-08-17 | Fuji Photo Film Co Ltd | Ｉｃカード及びｉｃカードを使用する装置 |
| JPH01237785A (ja) * | 1988-03-18 | 1989-09-22 | Canon Inc | 電子機器 |
| JPH01276253A (ja) * | 1988-04-27 | 1989-11-06 | Seiko Epson Corp | メモリカード及びそのシステム |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05210769A (ja) * | 1992-01-30 | 1993-08-20 | Oki Electric Ind Co Ltd | Ｉｃカードリーダライタ |
| JP2006202315A (ja) * | 2000-07-06 | 2006-08-03 | Onspec Electronic Inc | Ｐｃの有無によらずに数種類のフラッシュメモリカードを読み取るためのフラッシュメモリカード読取／書込み装置 |
| US9558135B2 (en) | 2000-07-06 | 2017-01-31 | Larry Lawson Jones | Flashcard reader and converter for reading serial and parallel flashcards |
| JP2004318835A (ja) * | 2003-03-31 | 2004-11-11 | Ricoh Co Ltd | Ｐｃカード制御装置及びｐｃカード制御方法 |
| JP4526836B2 (ja) * | 2003-03-31 | 2010-08-18 | 株式会社リコー | カード認識システムと新カード認識方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2548995B2 (ja) | 1996-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS55128641A (en) | Controlling system for vehicle | |
| US20030163615A1 (en) | Peripheral or memory device having a combined ISA bus and LPC bus | |
| JP3186938B2 (ja) | 外部電源オン／オフ制御システム | |
| US6799238B2 (en) | Bus speed controller using switches | |
| JPH1069453A (ja) | 増設ユニットを備えるプログラマブルコントローラ | |
| JPH03276382A (ja) | 携帯形半導体記憶装置用端末機 | |
| US6240520B1 (en) | Power on/off control device for computer | |
| KR0167644B1 (ko) | 다수의 통신 전송 방식을 선택적으로 사용하기 위한 통신시스템 | |
| CN211457106U (zh) | 一种多接口切换开关电路及电子设备 | |
| CN209560532U (zh) | 一种PCIE Redriver板卡 | |
| US20020101768A1 (en) | Enhanced compact memory card with write protaction | |
| JPS6235958A (ja) | マイクロ・コンピユ−タ | |
| JPS5842544B2 (ja) | メモリ−カ−ドのブロック選択装置 | |
| JPH1011357A (ja) | データ書き込み装置 | |
| JPS59223828A (ja) | パ−ソナルコンピユ−タ用拡張装置 | |
| JPH01236389A (ja) | メモリーカード | |
| JP4174272B2 (ja) | デバイス制御装置 | |
| JPS63220385A (ja) | カ−ド用端末装置 | |
| JPS63103494A (ja) | 集積回路カートリッジ付き電子機器 | |
| JPS61248298A (ja) | Ｐｒｏｍ回路 | |
| JPH09251395A (ja) | デュプレックス装置の系認識システム | |
| JPS59728A (ja) | 切換え方式 | |
| JPH02157956A (ja) | 入出力パラレルポート切換装置 | |
| JPH04167726A (ja) | 装置番号設定装置 | |
| EP1251524A1 (en) | Enhanced compact memory card with write protection |