KR910000589B1 - 인접 어드레스 공간을 제공하는 메모리 시스템 - Google Patents

인접 어드레스 공간을 제공하는 메모리 시스템 Download PDF

Info

Publication number
KR910000589B1
KR910000589B1 KR1019860009655A KR860009655A KR910000589B1 KR 910000589 B1 KR910000589 B1 KR 910000589B1 KR 1019860009655 A KR1019860009655 A KR 1019860009655A KR 860009655 A KR860009655 A KR 860009655A KR 910000589 B1 KR910000589 B1 KR 910000589B1
Authority
KR
South Korea
Prior art keywords
address
memory
module
memory module
capacity
Prior art date
Application number
KR1019860009655A
Other languages
English (en)
Other versions
KR870006470A (ko
Inventor
엘레 마틴 더글라스
Original Assignee
인터내셔널 비지네스 머신즈 코포레이션
하워드 지. 피거로아
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내셔널 비지네스 머신즈 코포레이션, 하워드 지. 피거로아 filed Critical 인터내셔널 비지네스 머신즈 코포레이션
Publication of KR870006470A publication Critical patent/KR870006470A/ko
Application granted granted Critical
Publication of KR910000589B1 publication Critical patent/KR910000589B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G06F12/0653—Configuration or reconfiguration with centralised address assignment
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G06F12/0669—Configuration or reconfiguration with decentralised address assignment
    • G06F12/0676—Configuration or reconfiguration with decentralised address assignment the address being position dependent

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Memory System (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

내용 없음.

Description

인접 어드레스 공간을 제공하는 메모리 시스템
제1도는 개별 메모리 카드의 블록 다이어그램.
제2도는 직렬로 배치된 메모리 모듈 슬롯의 블록 다이어그램.
제3도는 직렬로 배치된 메모리 카드 슬롯에 접속된 메모리 제어 회로의 블록 다이어그램.
제4도는 직렬로 배치된 메모리 카드 슬롯에 접속된 메모리 제어기를 포함하는 또 다른 실시예의 블록 다이어그램.
* 도면의 주요부분에 대한 부호의 설명
10 : 메모리 카드 16 : 가산기
30,40,50,60,70 : 넥스트 어드레스 100,20 : 메모리 제어기
본 발명은 컴퓨터 메모리 시스템에 관한 것으로 특히 메모리에 인접 어드레스 공간(contiguous address space)을 형성하기 위해 여러 개별 메모리 모듈 사이에 어드레스 공간을 할당하는 컴퓨터 메모리 시스템에 관한 것이다.
관례상, 컴퓨터 시스템은 늘 여러 개별 메모리 모듈로 구성된 메모리 시스템을 포함한다. 이 메모리 모듈은 어드레스 라인, 데이타 라인 및 제어 신호 라인을 포함하는 정보 버스에 의해 중앙 처리기로 접속된다. 각 개별 메모리 모듈은, 메모리 모듈내의 메모리 장소를 지정하는 어드레스 라인상의 특정한 어드레스 신호에 의해 엑세스 된다.
메모리 모듈내 메모리 어드레스를 배치하는데 여러 기술이 사용되어 왔다. 보통 사용하는 기술 중 하나는 한 메모리 모듈을 위한 어드레스 공간을 지정하기 위해 점퍼 와이어(Jumper wires) 또는 이중 라인 패키지 스위치를 사용하는 것이다. 그때, 메모리 모듈이 정보 버스로 접속되면, 메모리 모듈은 지정된 어드레스 공간내의 어드레스에 응답한다. 이 기술의 한가지 단점은 새로 가산된 모듈을 위해 적당한 어드레스 공간을 결정하도록 먼저 접속된 메모리 모듈을 위해 먼저 배치된 메모리 어드레스를 결정해야 한다는 것이다. 다른 단점은 점퍼 와이어 또는 어드레스 공간을 지정하는데 이용되는 스위치의 수가 제한되어 있기 때문에 메모리 칩의 용량을 변경시켜 메모리 모듈의 크기를 증가시키는 것이 불가능하다는 것이다. 또 다른 단점은, 메모리 모듈 자체의 메모리 용량을 증가시킴으로 인해 다른 메모리 모듈을 위해서 메모리 어드레스의 전체적인 재배치를 해야 한다는 것이다. 여러 메모리 모듈이 관련되어 있으면, 이것은 매우 싫증나는 작업이 될 수 있다.
또 다른 기술은 명칭이 "메인 메모리 제어 시스템"인 미합중국 특허 제4,414,627호에 발표되었다. 이 시스템은 어드레스 변환 테이블을 구비하는데, 이 테이블은 유니트가 작동하는지를 나타내는 모듈 및 대응하는 플래그 신호용 각 선정된 물리적 유니트 메모리 어드레스를 저장하기 위해 논리 어드레스에 의해 어드레스가 가능한 워드 레지스트를 포함한다. 점퍼 기술에 있어서처럼, 이 기술은 어드레스 공간에 대해 모듈을 선정할 필요가 있다.
명칭이 "비접촉 저장기용 접촉 어드레싱 공급 데이타 처리 장치"인 미합중국 특허 제3,469,241호는, 데이타 처리 유니트가 메모리와 통신할 때, 그것이 상징적으로 메모리 셀(cell)의 어드레스를 나타내는 신호그룹을 공급하는 기술을 발표한다. 상징적 어드레스는 엑세스되는 셀의 실제 어드레스를 발생하는 번역 장치에 인가된다. 다시 이 기술은 어드레스 공간의 선정을 필요로 한다.
본 발명에 따라서, 각 메모리 모듈은 메모리 모듈 용량을 공급하기 위한 회로를 구비하며, 여러 메모리 모듈을 포함하고 있는, 인접 어드레스 공간을 제공하기 위한 메모리 시스템이 발표되었다. 메모리 모듈 용량이란 메모리 모듈 또는 메모리 카드의 용량을 나타내는 수치 정보로 표시되고 또한 이는 메모리 카드 용량 또는 메모리 용량이라고도 칭한다. 먼저 할당된 스타트 어드레스 및 먼저 할당된 메모리 모듈 용량에 따라서 하나의 스타트 어드레스를 제1모듈에 할당하고 기타의 스타트 어드레스들을 각각의 나머지 모듈에 할당하기 위한 제어 회로가 구비된다.
본 발명의 하나의 실시예에서, 여러 메모리 카드가 정보 버스에 접속된다. 처리기는 직렬로 배치된 제1메모리 카드에 스타트 어드레스를 공급한다. 각 메모리 카드는 이 각 메모리 카드의 메모리 용량을 공급하기 위한 회로와 스타트 어드레스를 수신하기 위한 제어 회로를 포함하고, 직렬로 배치된 넥스트 메모리 카드에 공급되는 넥스트 카드 어드레스를 공급하기 위해 자신의 카드의 메모리 용량을 더한다. 스타트 어드레스를 수신한 다음 각 메모리 카드는 데이지 화환(daisy chain) 모양의 직렬로 배치된 넥스트 카드로 스타트 어드레스를 공급한다. 이런 방식으로, 인접 어드레스 공간이 마련된다.
제2의 실시예에서, 각각 개별 메모리 모듈에 접속된 여러 가산기를 포함하는 주 메모리 제어 회로가 구비된다. 메모리 모듈은 각 모듈의 메모리 용량을 갖는 가산기를 제공한다. 각 가산기는 메모리 용량을 직렬로 배치된 넥스트 가산기에 넥스트 어드레스를 제공하기 위해 스타트 어드레스에 결합시킨다. 부가적으로, 메모리 제어기는 특정한 메모리 모듈이 언제 어드레스되고 있는지를 판정하기 위해 각 메모리 모듈에 대한 어드레스 비교 회로를 구비한다.
제3의 실시예에서, 제2의 실시예에 기술된 메모리 제어기가 구비된다. 그러나, 메모리 모듈로부터 가산기로 연장된 라인은 양 방향성이다. 제1방향에서, 메모리 용량은 메모리 모듈의 각 가산기로 공급된다. 제2방향에서, 각 메모리 모듈내 개별 메모리 장소를 엑세스하기 위해 저위 어드레스가 공급된다. 이 양 방향성 라인의 방향 제어는 각 메모리 모듈로 가는 제어 신호에 의해 제공된다. 고위 어드레스 데코딩은 제2실시예에서와 같이 메모리 제어기상에서 수행된다. 즉, 메모리 제어기상의 메모리 비교 회로는 어드레스될 때 각 메모리 모듈을 선택한다.
본 발명의 목적은, 초기 전력 부하에 따라서 전체의 인접 어드레스 공간을 마련하기 위해서 어드레스를 개별 메모리 모듈에 할당하는 것이다. 제1도 및 제2도는 본 발명의 한 실시예를 도시한다. 제1도는 데이타 버스(8) 및 메모리 어레이 어드레스 버스(25)에 접속된 메모리 어레이(11)를 포함하는 개별 메모리 카드(10)의 블록 다이어그램이다. 메모리 모듈에 대한 스타트 어드레스는 라인(18)에서 가산기(16)에 공급된다. 가산기(16)는 라인(14)상의 블록(12)으로부터의 메모리 카드 용량을 직렬로 배치된 넥스트 메모리 카드에 대한 넥스트 스타트 어드레스를 산정하기 위해 스타트 어드레스에 결합시킨다. 넥스트 스타트 어드레스는 직렬로 배치되어 넥스트 카드(도시되지 않음)로 가는 라인(20)상의 출력이다. 메모리 카드 용량은 또한 라인(21)에 의해 어드레스 비교 논리(24)에 공급된다. 어드레스 비교 논리는 또한 라인(18) 상으로 스타트 어드레스를 수신하고 가산기(16)와 같은 메모리 카드 용량에 수신된 스타트 어드레스를 가산시켜 넥스트 스타트 어드레스를 계산한다. 그래서, 어드레스 비교 논리는 연합 메모리 어레이(11)에 대한 어드레스 공간(즉 어드레스 레인지)을 결정할 수 있다. 이 어드레스 공간은 스타트 어드레스 및 넥스트 스타트 어드레스까지의 모든 어드레스를 포함하도록 한정되어 있다. 이 어드레스 공간은 카드 선택 신호(26)가 공급되는 때를 판정하기 위해 어드레스 버스(27) 상에서 유용한 어드레스와 비교되며, 라인(25) 상에는 메모리 어레이 어드레스가 메모리 어레이(11) 내의 메모리 장소를 엑세스하도록 제공된다. 리드/라이트 등과 같은 제어 라인이 또한 설치되는데 이는 도시되어 있지 않다. 메모리 카드 용량 블록(12)은 리드 온리 메모리, 점퍼 셋트(a set of jumpers), 이중-인-라인 스위치 또는 메모리 카드 용량을 나타내는 숫자를 제공하는 임의 회로 소자일 수 있다. 종래의 기술에 공지되어 있듯이, 이중-인-라인 스위치는 복수의 스위치 소자를 포함하는데, 이들 스위치 각각은 온 및 오프 위치에 수동으로 설정할 수 있다. 이 스위치는 스위치 소자의 설정에 따른 신호를 발생시키는 기능을 갖고 있는 전기 회로와 연합되어 있다. 그러므로 이 경우에, 스위치 소자들은 신호가 메모리 용량을 나타내도록 설정된다. 점퍼(즉 쇼트 와이어)를 이용하는 전기 디바이스 또한 종래의 기술에 널리 알려져 있다. 이 디바이스는 한쌍의 단자를 각각이 갖고 있는 복수의 점퍼 위치를 갖고 있다. 이들 점퍼는 상기 디바이스가 전기 접속에 따른 신호를 발생시키도록, 선택된 단자쌍들 사이에 전기 접속을 만드는데 이용된다. 단자쌍들을 적절히 선택하므로써, 이 신호는 메모리 용량을 나타낸다. 이중-인-라인 스위치 또는 점퍼가 구비되면, 메모리 어레이(11)의 크기가 증가될 때 메모리 카드 용량이 간단히 새롭게 되도록 스위치 소자 또는 점퍼 위치의 수가 충분해야 한다.
제2도는 메모리 카드 슬롯(30),(40),(50),(60) 및 (70)의 위치 및 상호 접속을 도시한다. 각각의 이 슬롯(30),(40),(50),(60) 및 (70)은 어드레스 버스(34), 데이타 버스(36) 및 명령 버스(38)로 접속된다. 부가적으로, 슬롯 1(30)은 라인(32)상의 스타트 어드레스를 수신하도록 접속된다. 이 실시예에서, 스타트 어드레스는 처리기 카드(도시되지 않음)에 의해 공급된다. 메모리가 처리기 카드상에 위치하면, 스타트 어드레스는 어드레스가 처리기 메모리에 할당된 후 유용한 넥스트 어드레스가 될 수 있다. 이 스타트 어드레스 정보는 라인(42)상의 넥스트 어드레스를 논의된 슬롯 2(접속기 40)내의 순차적으로 배치된 넥스트 카드에 공급하기 위해 슬롯(30)내의 메모리 카드에 의해 처리된다. 슬롯 2내의 메모리 카드(40)는 라인(52)상의 넥스트 어드레스를 슬롯 3내의 메모리 카드(50) 및 개체 슬롯에 대한 기타의 것에 공급한다. 이런 방법으로, 메모리 카드에 대한 스타트 어드레스는 이 카드에 인접 어드레스 공간을 공급하는 데이지 화환 모양으로 할당된다. 이 어드레스 공간은 이 슬롯내 카드 자체가 다양한 메모리 용량임에도 불구하고 인접해 있다.
제2도로부터 많은 슬롯이 이행되고 있음이 명백하다. 제2도에 도시된 바와 같이 넥스트 어드레스 라인이 데이지 화환 모양으로 접속될 때, 각 슬롯은 공통 어드레스 버스(34), 데이타 버스(36) 및 명령 버스(38)에 접속된다. 이 기술에 숙련된 사람이라면 어드레스 버스(34), 데이타 버스(36) 및 명령 버스(38)와 함께 라인(32),(42),(52),(62) 및 (72) 상의 스타트 어드레스가 직렬 또는 병렬 라인을 포함한다는 것을 명백히 할 수 있다.
제3도는 처리기 카드 또는 어떤 다른 중앙 위치상에 자리잡은 메모리 제어기(100)를 포함하는 본 발명의 제2의 실시예를 도시한다. 메모리 제어기(100)는 가산기(103 내지 106) 및 어드레스 비교 회로(107 내지 111)을 구비한다. 접속기(150),(152),(154),(156) 및 (158)를 포함하는 메모리 카드 슬롯(1) 내지 (N)은 데이타 버스(116), 어드레스 버스(118), 명령 버스(119)에 접속되는데 각각의 버스는 모든 접속기(150),(152),(154),(156) 및 (158)에 공통이다. 부가적으로, 각각의 접속기(150),(152),(154),(156) 및 (158)는 메모리 제어기(100)의 가산기 및 어드레스 비교 회로에 개별적으로 접속된다. 슬롯 1내의 메모리 카드(도시되어 있지 않음) 각각은 접속기(150,152,154,156 및 158) 중 관련 접속기를 통해 라인(122,126,130,134 및 138)중 하나에 메모리 용량을 제공하는 수단을 포함한다.
이제 메모리 제어기(100)에 관하여 말하자면, 초기 스타트 어드레스는 라인(112)상에서 가산기(106)로 공급된다. 전과 마찬가지로, 초기 스타트 어드레스는 처리기판으로부터 발생한다. 라인(112)상의 이 스타트 어드레스는 슬롯(1) 내의 메모리 카드에 접속된 접속기(150)로부터 발생한 라인(122)상의 메모리 용량과 결합된다. 라인(122) 상의 메모리 용량 및 라인(112) 상의 스타트 어드레스는 라인(140) 상의 넥스트 어드레스를 가산기(105)에 공급하기 위해 가산기(106)내에 함께 가산된다. 라인(122)상의 메모리 용량 및 라인(122)상의 스타트 어드레스는, 슬롯(1)내에 위치한 각 메모리 모듈에 대한 어드레스 공간을 판정하는 어드레스 비교 회로(111)를 인에이블하기 위해 어드레스 비교 회로(111)에 공급된다. 라인(114)상의 고위 어드레스 라인은 메모리 모듈이 엑세스되고 있는가를 판정하는 어드레스 비교 논리를 인에이블시키기 위해 어드레스 비교 논리(111)로 공급된다. 메모리 모듈이 엑세스되고 있으면, 라인(120)상의 모듈 선택 신호는 슬롯(1)내의 메모리 모듈에 신호하기 위해 접속기(150)에 공급되는데, 슬롯(1)내의 메모리 모듈은 메모리 모듈상의 메모리 장소를 엑세스하기 위해 라인(118)상의 저위 어드레스를 수신한다.
가산기(105)에 공급되는, 라인(140)상의 넥스트 어드레스는 비슷한 방법으로 라인(142)상의 넥스트 어드레스를 공급하기 위하여 라인(126)상의 메모리 용량 데이타를 사용하여 변환된다. 이런 방식으로, 각 가산기(103) 내지 (106)는 각 스타트 어드레스 및 메모리 용량을 각각 수신한다. 가산기(103)는 접속기(158)를 포함하는 마지막에 위치한 슬롯(N)을 위해 넥스트 스타트 어드레스를 어드레스 비교 회로(107)에 출력시킨다.
어드레스 비교 회로(107) 내지 (111)은 스타트 어드레스 및 각 메모리 모듈에 대한 메모리 용량을 수신하기 위해 어드레스 버스(114)로 개별적으로 접속된다. 예를 들어, 어드레스 비교 회로(111)는 슬롯(1)내의 메모리 모듈에 대한 어드레스 공간을 제한하기 위해 라인(112)상의 스타트 어드레스 및 라인(122)상의 메모리 용량을 수신한다. 적당한 어드레스가 라인(114)상에 수신될 때, 어드레스 비교 회로(111)는 어드레스를 디코우드하고 데이타 버스(116)상의 데이타 및 명령 신호 버스(119)상의 명령 신호와 함께 라인(118)상의 어드레스를 수신하는 슬롯(1)내 카드를 활동시키기 위해 라인(120)상의 카드 선택 신호를 공급한다. 각 어드레스 비교 회로(107) 내지 (111)는 각 메모리 모듈에 메모리 어드레스 공간을 제공하기 위해 각 슬롯 접속기로부터 메모리 용량을 수신한다. 이 기술에 숙련된 사람이 인정하는 바와 같이, (114)상의 고위 어드레스 라인을 메모리 제어기(100)에 놓음으로, 각 슬롯 접속기(150),(152),(154),(156) 및 (158)로 가는 어드레스 라인수는 감소된다. 각각의 이 슬롯 접속기(150),(152),(154),(156) 및 (158)은 개별 메모리 용량 라인(122),(126),(130),(134) 및 (138)을 메모리 제어기(100)에 공급하기 위해 요구된다. 부가적으로, 접속기(150),(152),(154),(156) 및 (158)은 개별적으로 각각의 라인(120),(124),(128),(132) 및 (136)상의 모듈 선택 신호를 수신한다.
제3도는 메모리 제어 회로는, 스타트 어드레스를 슬롯내 각 메모리 모듈에 대한 어드레스 비교 회로에 공급하는 데이지 화환 순차가 공통 회로 기판 또는 단일 집적 회로에서 수행되고, 개별 메모리 모듈내에서 정보를 엑세스하는데 필요한 전체 어드레스 라인을 감소시키는 이점이 있다.
제4도는 도시된 바와 같이 슬롯(1) 내지 (N)내의 메모리 모듈로 가는 어드레스 버스 라인을 줄이기 위한 본 발명의 제3의 실시예를 예시한다. 각각의 메모리 모듈(도시안됨)은 접속기(250,252,254,256 및 258)중 관련 접속기를 통해 메모리 용량을 제공하는 수단을 구비한다. 이미 설명되었듯이, 메모리 제어기(200)는 각각 제3도의 대응물과 비슷한 방식으로 작용하는 가산기(203) 내지 (206)과 어드레스 비교 회로(207) 내지 (211)을 구비한다. 초기 스타트 어드레스는 라인(212)상에 공급되고 넥스트 어드레스는 라인(240),(242),(244) 및 (248) 상에 데이지 화환 모양으로 공급된다. 더 나아가, 고위 어드레스 라인은 라인(214)상의 어드레스 비교 회로(207) 내지 (211)로 공급된다. 개별 어드레스 비교 회로(207) 내지 (211)는 스타트 어드레스를 메모리 용량과 결합시키므로 각 메모리 모듈에 대한 어드레스 공간을 각각 결정한다. 개별 어드레스 비교 회로(207) 내지 (211)의 출력은 슬롯(1) 내지 (N)내의 각 메모리 모듈로 가는 라인(220),(224),(228),(232) 및 (236)상의 모듈 선택 신호이다.
이 실시예의 차이점은 라인(260),(262),(264),(266) 및 (268)상의 데이타 흐름이 양 방향성이라는 것이다. 이 실시예에서, 이 라인들은 메모리 모듈내의 메모리 장소에 대한 저위 비트를 포함하는 어드레스 버스(218)에 접속된다. 명령 버스(219)상에 제어 라인을 추가하여 라인(260),(262),(264),(266) 및 (268)의 방향이 명확해진다. 이 실시예에서, 초기 방향은 메모리 모듈 접속기(250),(252),(254),(256) 및 (258)로부터 가산기(203) 내지 (206)쪽 방향이고 각 라인(222),(226),(230),(234) 및 (238)상의 메모리 정보를 공급하기 위한 어드레스 비교 회로(207 내지 211)로 되어 있다. 제2의 상태에서, 명령 버스(219)상의 명령 신호는 슬롯(1) 내지 (N)내의 메모리가 어드레스 버스(218)의 저위 어드레스를 수신할 수 있게 라인(260),(262),(264),(266) 및 (268)상의 데이타 흐름의 방향을 반전시킨다. 메모리 용량 데이타가 어드레스 공간을 초기화할 때에만 요구되므로, 라인(222),(226),(230),(234) 및 (238)상의 메모리 용량 정보를 갖는 어드레스 버스(218)를 멀티플렉싱하는 것은 슬롯(1) 내지 (N)내의 메모리 모듈 엑세스 타이밍에 영향을 주지 않는다.
본 발명이 상세하게 도시되고 양호한 실시예에 관하여 기술되었지만, 이 기술에 숙련된 사람이라면 본 발명의 정신 및 범위에서 벗어나지 않는다면 형식에 있어서나 상세한 세부점에 있어서 여러 다른 변경이 가능하다.

Claims (4)

  1. 어드레스 및 데이타 정보의 전송을 위한 정보 버스(예로, 114,116,118, 또는 214,216,218)에 의해 메모리 시스템에 접속된 처리기에 인접 메모리 어드레스를 제공하는 메모리 시스템이, 상기 정보 버스에 직렬로 접속된 다수의 제거가능한 메모리 모듈(슬롯 1 내지 N내의 모듈)과, 각각의 모듈은 메모리 용량을 제공하는 수단(12)을 구비함; 상기 처리기로부터 스타트 어드레스를 수신하며 상기 정보 버스에 접속되어 상기 처리기로부터 어드레스 정보를 수신하고 메모리 모듈로부터 메모리 모듈 용량을 수신하는 제어수단(예로 100 또는 200)을 구비하며, 상기 제어수단은 스타트 어드레스와 메모리 모듈 용량을 기준하여 각각의 메모리 모듈에 대해 어드레스 레인지를 할당하며 상기 수신된 어드레스 정보가 상기 메모리 모듈 각각에 대해 할당된 상기 어드레스 레인지내에 있을 때 모듈 선택 신호를 상기 메모리 모듈 각각에 보내는 동작을 하는 메모리 시스템.
  2. 제1항에 있어서, 상기 제어 수단은 각각의 메모리 모듈의 메모리 용량을 상기 처리기로부터 스타트 어드레스에 또는 넥스트 직렬 접속된 메모리 모듈에 대한 넥스트 스타트 어드레스를 발생하기 위한 선행 가산기 수단으로부터의 넥스트 스타트 어드레스에 가산하는 다수의 직렬 접속된 가산기 수단(예로, 103 내지 106, 또는 203 내지 206), 및 상기 처리기로부터의 스타트 어드레스 또는 선행 가산기 수단으로부터의 넥스트 스타트 어드레스를 기준하여 각각의 메모리 모듈에 대한 어드레스 레인지를 결정하고, 어드레스 정보가 결정된 어드레스 레인지내에 있을 때 메모리 모듈에 대한 모듈 선택 신호를 제공하는 다수의 어드레스 비교 수단(예로, 107 내지 111, 또는 207 내지 211)을 구비하는 메모리 시스템.
  3. 제2항에 있어서, 상기 정보 버스는 하이에서 로우 등급으로 되어 있는 다수의 병렬 어드레스 라인을 구비하며, 로우 등급의 다수의 상기 어드레스 라인(예로, 118 또는 218)은 상기 메모리 모듈에 접속되는 한편 하이 등급의 다수의 나머지 어드레스 라인(예로 114 또는 214)은 상기 어드레스 비교 수단에 접속되어 있는 메모리 시스템.
  4. 제3항에 있어서, 상기 로우 등급의 다수의 상기 어드레스 라인(예로 218)은 연합 메모리 모듈의 메모리 용량을 상기 제어 수단에 전달하는데 이용되는 전달 라인(예로, 260,262,264,266,268)에 접속되고, 상기 정보 버스는 상기 전달 라인에 걸친 신호 흐름의 방향을 제어하기 위해 상기 처리기로부터의 제어 신호를 제공하는 제어 라인(예로 219)를 구비하는 메모리 시스템.
KR1019860009655A 1985-12-19 1986-11-15 인접 어드레스 공간을 제공하는 메모리 시스템 KR910000589B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US810,622 1985-12-19
US810622 1985-12-19
US06/810,622 US4740916A (en) 1985-12-19 1985-12-19 Reconfigurable contiguous address space memory system including serially connected variable capacity memory modules and a split address bus

Publications (2)

Publication Number Publication Date
KR870006470A KR870006470A (ko) 1987-07-11
KR910000589B1 true KR910000589B1 (ko) 1991-01-26

Family

ID=25204263

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860009655A KR910000589B1 (ko) 1985-12-19 1986-11-15 인접 어드레스 공간을 제공하는 메모리 시스템

Country Status (6)

Country Link
US (1) US4740916A (ko)
EP (1) EP0226791A3 (ko)
JP (1) JPS62149093A (ko)
KR (1) KR910000589B1 (ko)
CN (1) CN86107763B (ko)
BR (1) BR8606258A (ko)

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4888687A (en) * 1987-05-04 1989-12-19 Prime Computer, Inc. Memory control system
US4980850A (en) * 1987-05-14 1990-12-25 Digital Equipment Corporation Automatic sizing memory system with multiplexed configuration signals at memory modules
US5218684A (en) * 1987-09-04 1993-06-08 Digital Equipment Corporation Memory configuration system
US4951248A (en) * 1988-03-04 1990-08-21 Sun Microsystems, Inc. Self configuring memory system
US4943966A (en) * 1988-04-08 1990-07-24 Wang Laboratories, Inc. Memory diagnostic apparatus and method
US5027313A (en) * 1988-08-25 1991-06-25 Compaq Computer Corporation Apparatus for determining maximum usable memory size
US4979148A (en) * 1988-12-09 1990-12-18 International Business Machines Corporation Increasing options in mapping ROM in computer memory space
US5239638A (en) * 1988-12-30 1993-08-24 Intel Corporation Two strobed memory access
GB2226666B (en) * 1988-12-30 1993-07-07 Intel Corp Request/response protocol
FR2641629B1 (fr) * 1989-01-11 1994-09-02 Merlin Gerin Procede d'adressage automatique de blocs modulaires standards et ensemble pour la mise en oeuvre de ce procede
JPH02302814A (ja) * 1989-05-18 1990-12-14 Nec Corp 集合型ｉｃメモリカード装置
JPH0330015A (ja) * 1989-06-28 1991-02-08 Toshiba Corp パーソナルコンピュータ
JP2655191B2 (ja) * 1989-07-05 1997-09-17 三菱電機株式会社 演算処理装置
JPH03282648A (ja) * 1990-03-29 1991-12-12 Sharp Corp メモリ制御装置
DE69132108T2 (de) * 1990-08-31 2001-03-22 Advanced Micro Devices Inc Speicherbankvergleichseinrichtung
US5241665A (en) * 1990-08-31 1993-08-31 Advanced Micro Devices, Inc. Memory bank comparator system
US5247645A (en) * 1991-03-12 1993-09-21 International Business Machines Corporation Dynamic memory mapper which supports interleaving across 2N +1, 2.sup.NN -1 number of banks for reducing contention during nonunit stride accesses
US5455919A (en) * 1992-11-03 1995-10-03 International Business Machines Corporation Installation and use of plural expanded memory managers
US5404460A (en) * 1994-01-28 1995-04-04 Vlsi Technology, Inc. Method for configuring multiple identical serial I/O devices to unique addresses through a serial bus
US5895480A (en) * 1995-10-10 1999-04-20 Holtek Microelectronics, Inc. Method of and means for accessing an address by respectively substracting base addresses of memory integrated circuits from an access address
US6144576A (en) * 1998-08-19 2000-11-07 Intel Corporation Method and apparatus for implementing a serial memory architecture
US6279114B1 (en) * 1998-11-04 2001-08-21 Sandisk Corporation Voltage negotiation in a single host multiple cards system
US6901457B1 (en) * 1998-11-04 2005-05-31 Sandisk Corporation Multiple mode communications system
DE19857255C1 (de) * 1998-12-11 2000-08-03 Hartmut B Brinkhus Selbstkonfigurierendes modulares Elektroniksystem, insbesondere Computersystem
US6948030B1 (en) 2002-09-04 2005-09-20 Cypress Semiconductor Corporation FIFO memory system and method
JP2005190036A (ja) * 2003-12-25 2005-07-14 Hitachi Ltd 記憶制御装置及び記憶制御装置の制御方法
US7296129B2 (en) * 2004-07-30 2007-11-13 International Business Machines Corporation System, method and storage medium for providing a serialized memory interface with a bus repeater
US7539800B2 (en) 2004-07-30 2009-05-26 International Business Machines Corporation System, method and storage medium for providing segment level sparing
US7389375B2 (en) * 2004-07-30 2008-06-17 International Business Machines Corporation System, method and storage medium for a multi-mode memory buffer device
US7224595B2 (en) 2004-07-30 2007-05-29 International Business Machines Corporation 276-Pin buffered memory module with enhanced fault tolerance
US20060036826A1 (en) * 2004-07-30 2006-02-16 International Business Machines Corporation System, method and storage medium for providing a bus speed multiplier
US7356668B2 (en) * 2004-08-27 2008-04-08 Microsoft Corporation System and method for using address bits to form an index into secure memory
US7444523B2 (en) * 2004-08-27 2008-10-28 Microsoft Corporation System and method for using address bits to signal security attributes of data in the address space
US7822993B2 (en) * 2004-08-27 2010-10-26 Microsoft Corporation System and method for using address bits to affect encryption
US7653802B2 (en) * 2004-08-27 2010-01-26 Microsoft Corporation System and method for using address lines to control memory usage
US7734926B2 (en) * 2004-08-27 2010-06-08 Microsoft Corporation System and method for applying security to memory reads and writes
US7305574B2 (en) * 2004-10-29 2007-12-04 International Business Machines Corporation System, method and storage medium for bus calibration in a memory subsystem
US7395476B2 (en) 2004-10-29 2008-07-01 International Business Machines Corporation System, method and storage medium for providing a high speed test interface to a memory subsystem
US20060095620A1 (en) * 2004-10-29 2006-05-04 International Business Machines Corporation System, method and storage medium for merging bus data in a memory subsystem
US7356737B2 (en) 2004-10-29 2008-04-08 International Business Machines Corporation System, method and storage medium for testing a memory module
US7299313B2 (en) * 2004-10-29 2007-11-20 International Business Machines Corporation System, method and storage medium for a memory subsystem command interface
US7512762B2 (en) * 2004-10-29 2009-03-31 International Business Machines Corporation System, method and storage medium for a memory subsystem with positional read data latency
US7441060B2 (en) 2004-10-29 2008-10-21 International Business Machines Corporation System, method and storage medium for providing a service interface to a memory system
US7331010B2 (en) * 2004-10-29 2008-02-12 International Business Machines Corporation System, method and storage medium for providing fault detection and correction in a memory subsystem
US7277988B2 (en) * 2004-10-29 2007-10-02 International Business Machines Corporation System, method and storage medium for providing data caching and data compression in a memory subsystem
US20060164909A1 (en) * 2005-01-24 2006-07-27 International Business Machines Corporation System, method and storage medium for providing programmable delay chains for a memory system
US7478259B2 (en) * 2005-10-31 2009-01-13 International Business Machines Corporation System, method and storage medium for deriving clocks in a memory system
US7685392B2 (en) * 2005-11-28 2010-03-23 International Business Machines Corporation Providing indeterminate read data latency in a memory system
US7739474B2 (en) * 2006-02-07 2010-06-15 International Business Machines Corporation Method and system for unifying memory access for CPU and IO operations
US7636813B2 (en) 2006-05-22 2009-12-22 International Business Machines Corporation Systems and methods for providing remote pre-fetch buffers
US7594055B2 (en) * 2006-05-24 2009-09-22 International Business Machines Corporation Systems and methods for providing distributed technology independent memory controllers
US7640386B2 (en) * 2006-05-24 2009-12-29 International Business Machines Corporation Systems and methods for providing memory modules with multiple hub devices
US7584336B2 (en) 2006-06-08 2009-09-01 International Business Machines Corporation Systems and methods for providing data modification operations in memory subsystems
US7493439B2 (en) * 2006-08-01 2009-02-17 International Business Machines Corporation Systems and methods for providing performance monitoring in a memory system
US7669086B2 (en) * 2006-08-02 2010-02-23 International Business Machines Corporation Systems and methods for providing collision detection in a memory system
US7581073B2 (en) 2006-08-09 2009-08-25 International Business Machines Corporation Systems and methods for providing distributed autonomous power management in a memory system
US7587559B2 (en) * 2006-08-10 2009-09-08 International Business Machines Corporation Systems and methods for memory module power management
US7539842B2 (en) 2006-08-15 2009-05-26 International Business Machines Corporation Computer memory system for selecting memory buses according to physical memory organization information stored in virtual address translation tables
US7490217B2 (en) 2006-08-15 2009-02-10 International Business Machines Corporation Design structure for selecting memory busses according to physical memory organization information stored in virtual address translation tables
US7870459B2 (en) * 2006-10-23 2011-01-11 International Business Machines Corporation High density high reliability memory module with power gating and a fault tolerant address and command bus
US7477522B2 (en) * 2006-10-23 2009-01-13 International Business Machines Corporation High density high reliability memory module with a fault tolerant address and command bus
US7721140B2 (en) * 2007-01-02 2010-05-18 International Business Machines Corporation Systems and methods for improving serviceability of a memory system
US7603526B2 (en) * 2007-01-29 2009-10-13 International Business Machines Corporation Systems and methods for providing dynamic memory pre-fetch
US7606988B2 (en) * 2007-01-29 2009-10-20 International Business Machines Corporation Systems and methods for providing a dynamic memory bank page policy
US20090043946A1 (en) * 2007-08-09 2009-02-12 Webb Randall K Architecture for very large capacity solid state memory systems
US20090119114A1 (en) * 2007-11-02 2009-05-07 David Alaniz Systems and Methods for Enabling Customer Service
US7809873B2 (en) * 2008-04-11 2010-10-05 Sandisk Il Ltd. Direct data transfer between slave devices

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3469241A (en) * 1966-05-02 1969-09-23 Gen Electric Data processing apparatus providing contiguous addressing for noncontiguous storage
US3803560A (en) * 1973-01-03 1974-04-09 Honeywell Inf Systems Technique for detecting memory failures and to provide for automatically for reconfiguration of the memory modules of a memory system
US4025903A (en) * 1973-09-10 1977-05-24 Computer Automation, Inc. Automatic modular memory address allocation system
USRE31318E (en) * 1973-09-10 1983-07-19 Computer Automation, Inc. Automatic modular memory address allocation system
JPS51116629A (en) * 1975-04-07 1976-10-14 Hitachi Ltd Memory system
US4001790A (en) * 1975-06-30 1977-01-04 Honeywell Information Systems, Inc. Modularly addressable units coupled in a data processing system over a common bus
US4037215A (en) * 1976-04-30 1977-07-19 International Business Machines Corporation Key controlled address relocation translation system
JPS559260A (en) * 1978-07-03 1980-01-23 Nec Corp Information processing system
JPS5532119A (en) * 1978-08-28 1980-03-06 Fujitsu Ltd Memory
US4234934A (en) * 1978-11-30 1980-11-18 Sperry Rand Corporation Apparatus for scaling memory addresses
JPS5580164A (en) * 1978-12-13 1980-06-17 Fujitsu Ltd Main memory constitution control system
US4254463A (en) * 1978-12-14 1981-03-03 Rockwell International Corporation Data processing system with address translation
US4280176A (en) * 1978-12-26 1981-07-21 International Business Machines Corporation Memory configuration, address interleaving, relocation and access control system
JPS55110355A (en) * 1979-02-16 1980-08-25 Toshiba Corp Memory board and selection system for it
US4303993A (en) * 1979-10-10 1981-12-01 Honeywell Information Systems Inc. Memory present apparatus
JPS5744278A (en) * 1980-08-26 1982-03-12 Nec Corp Selecting system of memory module
US4355376A (en) * 1980-09-30 1982-10-19 Burroughs Corporation Apparatus and method for utilizing partially defective memory devices
US4513368A (en) * 1981-05-22 1985-04-23 Data General Corporation Digital data processing system having object-based logical memory addressing and self-structuring modular memory
US4468729A (en) * 1981-06-29 1984-08-28 Sperry Corporation Automatic memory module address assignment system for available memory modules
GB2103397A (en) * 1981-07-31 1983-02-16 Philips Electronic Associated Digital data aparatus with memory selection
IT1142074B (it) * 1981-11-24 1986-10-08 Honeywell Inf Systems Sistema di elaborazione dati con allocazione automatica dell'indirizzo in una memoria modulare
US4513372A (en) * 1982-11-15 1985-04-23 Data General Corporation Universal memory
US4654787A (en) * 1983-07-29 1987-03-31 Hewlett-Packard Company Apparatus for locating memory modules having different sizes within a memory space

Also Published As

Publication number Publication date
BR8606258A (pt) 1987-10-06
CN86107763A (zh) 1987-06-17
US4740916A (en) 1988-04-26
JPS62149093A (ja) 1987-07-03
CN86107763B (zh) 1988-07-27
EP0226791A3 (en) 1989-10-11
EP0226791A2 (en) 1987-07-01
KR870006470A (ko) 1987-07-11

Similar Documents

Publication Publication Date Title
KR910000589B1 (ko) 인접 어드레스 공간을 제공하는 메모리 시스템
US5371866A (en) Simulcast standard multichip memory addressing system
KR100235222B1 (ko) 싱글 인라인 메모리 모듈
US9536609B2 (en) Memory modules with multi-chip packaged integrated circuits having flash memory
KR920010974B1 (ko) 확장 가능한 자기형성 메모리 및 총메모리 공간의 결정방법
EP0818731B1 (en) Memory board, memory access method and memory access device
KR100626223B1 (ko) 적층 메모리 패키지를 가진 메모리 확장 모듈
US8806116B2 (en) Memory modules for two-dimensional main memory
US8275936B1 (en) Load reduction system and method for DIMM-based memory systems
EP0285986B1 (en) Data processing system with means for contiguously addressing memory
US5619471A (en) Memory controller for both interleaved and non-interleaved memory
US6697888B1 (en) Buffering and interleaving data transfer between a chipset and memory modules
US6002638A (en) Memory device having a switchable clock output and method therefor
US5590071A (en) Method and apparatus for emulating a high capacity DRAM
US20150234754A1 (en) Memory Systems with Multiple Modules Supporting Simultaneous Access Responsive to Common Memory Commands
US4744025A (en) Arrangement for expanding memory capacity
US4234934A (en) Apparatus for scaling memory addresses
CN100419901C (zh) 具有用于读写操作的不同突发顺序寻址的存储器件
JPH0516060B2 (ko)
US4882700A (en) Switched memory module
EP0200198B1 (en) An arrangement for expanding memory capacity
JPS62237542A (ja) メモリ
US6282130B1 (en) EEPROM memory chip with multiple use pinouts
KR960042453A (ko) 아이씨 메모리 카드
US5950220A (en) Method and apparatus for providing a logical double sided memory element by mapping single sided memory elements onto a logical double sided memory address space

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee