JPH02139611A - 筐体内に於ける実装位置検出方式 - Google Patents
筐体内に於ける実装位置検出方式Info
- Publication number
- JPH02139611A JPH02139611A JP63291107A JP29110788A JPH02139611A JP H02139611 A JPH02139611 A JP H02139611A JP 63291107 A JP63291107 A JP 63291107A JP 29110788 A JP29110788 A JP 29110788A JP H02139611 A JPH02139611 A JP H02139611A
- Authority
- JP
- Japan
- Prior art keywords
- mounting position
- adapter
- slot
- position notification
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 13
- 238000010586 diagram Methods 0.000 description 4
- 125000001246 bromo group Chemical group Br* 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0646—Configuration or reconfiguration
- G06F12/0669—Configuration or reconfiguration with decentralised address assignment
- G06F12/0676—Configuration or reconfiguration with decentralised address assignment the address being position dependent
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer And Data Communications (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明は筐体内に於ける実装位置検出方式に関する。
［従来の技術］
従来の技術としては、あらかじめ決められた実装形態に
のみ実装を行い、実装位置を固定していたか、あるいは
スイッチ設定等により実装位置を検出していた。
のみ実装を行い、実装位置を固定していたか、あるいは
スイッチ設定等により実装位置を検出していた。
［発明が解決しようとする課題］
上述した従来の実装位置検出方式は、あらかじめ決めら
れた実装形態にしか実装を行えないのでシステムの構築
が限定されてしまうという欠点がある。
れた実装形態にしか実装を行えないのでシステムの構築
が限定されてしまうという欠点がある。
また、スイッチ設定等により実装番号を決定する方式は
、スイッチ設定等の誤りを生ずるという欠点がある。さ
らに、１つのプロセッサ部に同一構成のアダプタ部を数
台接続する場合、同一構成のアダプタであってもスイッ
チ設定が異なるという欠点もある。
、スイッチ設定等の誤りを生ずるという欠点がある。さ
らに、１つのプロセッサ部に同一構成のアダプタ部を数
台接続する場合、同一構成のアダプタであってもスイッ
チ設定が異なるという欠点もある。
［課題を解決するための手段］
本発明による筐体内に於ける実装位置検出方式は、１つ
の筐体内に、１つのプロセッサ部と少なくとも１つのア
ダプタ部から構成される入出力制御部を複数台バックボ
ード上に収容する装置に於て、前記バックボードは、縦
続に並べられた複数のスロットを有し、各スロットは、
入力側実装位置通知端子と出力側実装位置通知端子と入
力側内部バス端子と出力側内部バス端子とを有し、前記
プロセッサ部あるいは前記アダプタ部のいずれか１つが
装着可能で、相隣合うスロット間は、一方のスロットの
前記出力側実装位置通知端子及び前記出力側内部バス端
子と他方のスロットの前記入力側実装位置通知端子及び
前記入力側内部バス端子とが、それぞれ実装位置通知信
号線及び内部バスによって接続されており、前記プロセ
ッサ部の各々は、当該プロセッサ部自身及びアダプタ部
を制御するプロセッサ制御回路を具備し、該プロセッサ
制御凹路は、当該プロセッサ部を装着したスロットの出
力側実装位置通知端子へ当該出力側実装位置通知端子と
実装位置通知信号線を介して接続された入力側実装位置
通知端子を有する隣のスロットに装着されるアダプタ部
の実装位置番号を示す実装位置通知信号を出力すると共
に、当該プロセッサ部を装着したスロットの出力側内部
バス端子へ当該プロセッサ制御回路の指令の対象となる
アダプタ部のアダプタ番号を付加した制御指令を出力し
、前記アダプタ部の各々は、当該アダプタ部を装着した
スロットの入力側実装位置通知端子より人力した実装位
置通知信号から当該アダプタ部の実装位置を検出し、検
出された実装位置番号を出力する実装位置検出回路と、
前記入力した実装位置通知信号の示す実装位置番号を＋
１し、加算された実装位置番号を示す実装位置通知信号
を当該アダプタ部を装着したスロットの出力側実装位置
通知端子へ隣のスロットに装着されるアダプタ部の実装
位置番号の実装位置通知信号として出力する加算回路と
、当該アダプタ部を装着したスロットの入力側内部バス
端子から入力された制御指令に付加されたアダプタ番号
と前記検出された実装位置番号とが一致していれば、当
該制御指令にしたがい当該アダプタ部内部の制御を行な
うアダプタ制御回路とを有し、前記入力された制御指令
を当該アダプタ部を装着したスロットの出力側内部バス
端子へ出力することを特徴とする。
の筐体内に、１つのプロセッサ部と少なくとも１つのア
ダプタ部から構成される入出力制御部を複数台バックボ
ード上に収容する装置に於て、前記バックボードは、縦
続に並べられた複数のスロットを有し、各スロットは、
入力側実装位置通知端子と出力側実装位置通知端子と入
力側内部バス端子と出力側内部バス端子とを有し、前記
プロセッサ部あるいは前記アダプタ部のいずれか１つが
装着可能で、相隣合うスロット間は、一方のスロットの
前記出力側実装位置通知端子及び前記出力側内部バス端
子と他方のスロットの前記入力側実装位置通知端子及び
前記入力側内部バス端子とが、それぞれ実装位置通知信
号線及び内部バスによって接続されており、前記プロセ
ッサ部の各々は、当該プロセッサ部自身及びアダプタ部
を制御するプロセッサ制御回路を具備し、該プロセッサ
制御凹路は、当該プロセッサ部を装着したスロットの出
力側実装位置通知端子へ当該出力側実装位置通知端子と
実装位置通知信号線を介して接続された入力側実装位置
通知端子を有する隣のスロットに装着されるアダプタ部
の実装位置番号を示す実装位置通知信号を出力すると共
に、当該プロセッサ部を装着したスロットの出力側内部
バス端子へ当該プロセッサ制御回路の指令の対象となる
アダプタ部のアダプタ番号を付加した制御指令を出力し
、前記アダプタ部の各々は、当該アダプタ部を装着した
スロットの入力側実装位置通知端子より人力した実装位
置通知信号から当該アダプタ部の実装位置を検出し、検
出された実装位置番号を出力する実装位置検出回路と、
前記入力した実装位置通知信号の示す実装位置番号を＋
１し、加算された実装位置番号を示す実装位置通知信号
を当該アダプタ部を装着したスロットの出力側実装位置
通知端子へ隣のスロットに装着されるアダプタ部の実装
位置番号の実装位置通知信号として出力する加算回路と
、当該アダプタ部を装着したスロットの入力側内部バス
端子から入力された制御指令に付加されたアダプタ番号
と前記検出された実装位置番号とが一致していれば、当
該制御指令にしたがい当該アダプタ部内部の制御を行な
うアダプタ制御回路とを有し、前記入力された制御指令
を当該アダプタ部を装着したスロットの出力側内部バス
端子へ出力することを特徴とする。
［実施例］
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例であり、本発明の特徴点のみ
記載し他は省略している。
記載し他は省略している。
第２図は本発明の実装位置検出方式が有効に働く構成を
示している。汎用バスにはプロセッサ部ＰＯ−Ｐｎが接
続され、プロセッサ部ＰＯには内部バスＢＯを介してア
ダプタ部ＡＯＯ〜ＡＯ１６が接続され、入出力制御部Ｃ
Ｏを構成している。同様に、プロセッサ部Ｐ１には内部
バスＢ［を介してアダプタ部ＡＩＯ〜Ａｉｍ＋が接続さ
れ、入出力制御部Ｃｉを構成している。プロセッサ部Ｐ
Ｏはアダプタ部ＡＯ〜ＡＯｍｏの制御を行なう。同様に
、プロセッサ部Ｐ１はアダプタ部ＡｊＯ〜Ａｊｍ＋の制
御を行なう。
示している。汎用バスにはプロセッサ部ＰＯ−Ｐｎが接
続され、プロセッサ部ＰＯには内部バスＢＯを介してア
ダプタ部ＡＯＯ〜ＡＯ１６が接続され、入出力制御部Ｃ
Ｏを構成している。同様に、プロセッサ部Ｐ１には内部
バスＢ［を介してアダプタ部ＡＩＯ〜Ａｉｍ＋が接続さ
れ、入出力制御部Ｃｉを構成している。プロセッサ部Ｐ
Ｏはアダプタ部ＡＯ〜ＡＯｍｏの制御を行なう。同様に
、プロセッサ部Ｐ１はアダプタ部ＡｊＯ〜Ａｊｍ＋の制
御を行なう。
第３図は第２図を具体的な例にしたものであり、プロセ
ッサ部ＰＯにはアダプタ部ＡＯＯ，ＡＯＩ。
ッサ部ＰＯにはアダプタ部ＡＯＯ，ＡＯＩ。
ＡＯ２が、プロセッサ部Ｐ１にはアダプタ部ＡＩＯ。
Ａｌｌが、プロセッサ部Ｐ２にはアダプタ部Ａ２Ｇが接
続されている場合の筐体内のシステム例を示している。
続されている場合の筐体内のシステム例を示している。
第４図は第３図に示すシステムを筐体内に実装したとき
、どの装置をどのスロットに実装したかを示し、さらに
各スロットの端子間をどのように接続しているかを示し
ている。
、どの装置をどのスロットに実装したかを示し、さらに
各スロットの端子間をどのように接続しているかを示し
ている。
第４図に於て、１つのブロモνす部と少なくとも１つの
アダプタ部は、連続するスロットに実装されて、１つの
入出力制御部を構成している。本実施例の場合、スロッ
トＳＯにはプロセッサ部ＰＯが、スロットＳ１にはアダ
プタ部ＡＯＯが、スロットＳ２にはアダプタ部ＡＯＩが
、スロットＳ３にはアダプタ部ＡＯ２が、スロットＳ４
にはプロセッサ部Ｐ１が、スロットＳ５にはアダプタ部
ＡＩＯが、スロットＳ８にはアダプタ部Ａｌｌが、スロ
ットＳ７にはプロセッサ部Ｐ２が、スロットＳ８にはア
ダプタ部Ａ２０が、それぞれ実装されている。
アダプタ部は、連続するスロットに実装されて、１つの
入出力制御部を構成している。本実施例の場合、スロッ
トＳＯにはプロセッサ部ＰＯが、スロットＳ１にはアダ
プタ部ＡＯＯが、スロットＳ２にはアダプタ部ＡＯＩが
、スロットＳ３にはアダプタ部ＡＯ２が、スロットＳ４
にはプロセッサ部Ｐ１が、スロットＳ５にはアダプタ部
ＡＩＯが、スロットＳ８にはアダプタ部Ａｌｌが、スロ
ットＳ７にはプロセッサ部Ｐ２が、スロットＳ８にはア
ダプタ部Ａ２０が、それぞれ実装されている。
実装位置通知信号１及び内部バスによって、バックボー
ド上で実装位置通知端子及び内部バス端子の出力側端子
と、それに対応する隣のスロットの入力側端子は、それ
ぞれ接続されている。
ド上で実装位置通知端子及び内部バス端子の出力側端子
と、それに対応する隣のスロットの入力側端子は、それ
ぞれ接続されている。
なお、第３．４図に於て、ｃｏ、ｃｔ、ｃａは入出力制
御部を、ＰＯ，Ｐｉ、Ｐ２はプロセッサ部を、ＡＯＯ，
ＡＯＩ、 ＡＯ２，ＡＩＯ，Ａｌｌ及びＡ２０はアダプ
タ部を、５Ｏ−５８はスロット番号を示している。
御部を、ＰＯ，Ｐｉ、Ｐ２はプロセッサ部を、ＡＯＯ，
ＡＯＩ、 ＡＯ２，ＡＩＯ，Ａｌｌ及びＡ２０はアダプ
タ部を、５Ｏ−５８はスロット番号を示している。
第１図に於て、プロセッサ部及びアダプタ部の記号は、
第３．４図の記号と一致している。また、実装位置通知
信号線及び内部バスは、複数本の信号線から構成されて
いるが、それぞれを１本の二重線で示し、表記を簡略化
している。
第３．４図の記号と一致している。また、実装位置通知
信号線及び内部バスは、複数本の信号線から構成されて
いるが、それぞれを１本の二重線で示し、表記を簡略化
している。
次に、一つの人出力制御部内で各アダプタ部が筐体内で
入出力制御部に於ける実装位置をどのように検出し、プ
ロセッサ部が各アダプタ部を個々に制御しているかを示
す。
入出力制御部に於ける実装位置をどのように検出し、プ
ロセッサ部が各アダプタ部を個々に制御しているかを示
す。
プロセッサ部ＰＯでは、制御回路ＦＰＯの出力が出力側
実装位置通知信号端子Ｊ ＰＯｏ及び出力側内部バス端
子Ｋ ＰＯｏに接続されている。制御回路ＦＰＯは、右
隣のアダプタ部ＡＧＯに対し、実装位置番号０を示す実
装位置通知信号を、出力側実装位置通知端子Ｊ ＰＯｏ
から出力する。さらに、制御回路ＦＰＯは、アダプタ部
ＡＧＯ，ＡＯＩ、 ＡＯ２の制御回路ＦＯＧ、 ＦＯｌ
、−ＰＯ２に対し、制御指令を出力側内部バス端子Ｋ
ＰＯｏから出力する。制御指令には、どのアダプタ部に
対する制御指令か識別できるように、アダプタ番号が付
加されている。
実装位置通知信号端子Ｊ ＰＯｏ及び出力側内部バス端
子Ｋ ＰＯｏに接続されている。制御回路ＦＰＯは、右
隣のアダプタ部ＡＧＯに対し、実装位置番号０を示す実
装位置通知信号を、出力側実装位置通知端子Ｊ ＰＯｏ
から出力する。さらに、制御回路ＦＰＯは、アダプタ部
ＡＧＯ，ＡＯＩ、 ＡＯ２の制御回路ＦＯＧ、 ＦＯｌ
、−ＰＯ２に対し、制御指令を出力側内部バス端子Ｋ
ＰＯｏから出力する。制御指令には、どのアダプタ部に
対する制御指令か識別できるように、アダプタ番号が付
加されている。
アダプタ部ＡＯＯでは、入力側実装位置通知端子Ｊ ０
０１が加算回路ＤＯＯと実装位置検出回路ＥＯＯの入力
に接続されており、入力側実装位置通知端子Ｊ００１か
ら構成される装置通知信号は、加算回路ＤＯＧと実装位
置検出回路ＥＯＯに送られる。加算回路ＤＯＯの出力は
出力側実装位置通知端子Ｊ ００ｏに接続されており、
加算回路ＤＯＧは、入力された実装位置通知信号が示す
実装位置番号０を＋１し、その実装位置通知番号１を示
す実装位置通知信号を、右隣のアダプタ部ＡＯＩに対し
、出力側実装位置通知端子Ｊ ００ｏから出力する。ま
た、実装位置検出回路ＥＯＯの出力は制御回路ＦＯＧに
接続されており、実装位置検出回路ＥＯＯは実装位置通
知信号が示す実装位置番・号０を制御回路ＦＯＯに送る
。また、入力側内部バス端子Ｋ ＯＯｌは制御回路ＦＯ
Ｏと出力側内部バス端子Ｋ ００ｏに接続されており、
制御回路ＦＯＯは入力された制御指令に付加されたアダ
プタ番号と実装位置番号を比較し、−致していればその
制御指令に従いアダプタ部ＡＯＯ内部の制御を行なう。
０１が加算回路ＤＯＯと実装位置検出回路ＥＯＯの入力
に接続されており、入力側実装位置通知端子Ｊ００１か
ら構成される装置通知信号は、加算回路ＤＯＧと実装位
置検出回路ＥＯＯに送られる。加算回路ＤＯＯの出力は
出力側実装位置通知端子Ｊ ００ｏに接続されており、
加算回路ＤＯＧは、入力された実装位置通知信号が示す
実装位置番号０を＋１し、その実装位置通知番号１を示
す実装位置通知信号を、右隣のアダプタ部ＡＯＩに対し
、出力側実装位置通知端子Ｊ ００ｏから出力する。ま
た、実装位置検出回路ＥＯＯの出力は制御回路ＦＯＧに
接続されており、実装位置検出回路ＥＯＯは実装位置通
知信号が示す実装位置番・号０を制御回路ＦＯＯに送る
。また、入力側内部バス端子Ｋ ＯＯｌは制御回路ＦＯ
Ｏと出力側内部バス端子Ｋ ００ｏに接続されており、
制御回路ＦＯＯは入力された制御指令に付加されたアダ
プタ番号と実装位置番号を比較し、−致していればその
制御指令に従いアダプタ部ＡＯＯ内部の制御を行なう。
同様にして、アダプタ部ＡＯＩ、 ＡＯ２も右隣のスロ
ットに、それぞれ実装位置番号２あるいは３を示す実装
位置通知信号を出力し、実装位置検出回路ＥＯＩ及びＥ
Ｏ２はそれぞれ実装位置番号１あるいは２を制御回路Ｆ
Ｏｆ、 Ｆ ０２に送る。そして、各アダプタ部の
制御回路は、送られてきた制御指令に付加されたアダプ
タ番号と各自の実装位置番号を比較し、一致していれば
その制御指令に従い各自の内部の制御を行なう。
ットに、それぞれ実装位置番号２あるいは３を示す実装
位置通知信号を出力し、実装位置検出回路ＥＯＩ及びＥ
Ｏ２はそれぞれ実装位置番号１あるいは２を制御回路Ｆ
Ｏｆ、 Ｆ ０２に送る。そして、各アダプタ部の
制御回路は、送られてきた制御指令に付加されたアダプ
タ番号と各自の実装位置番号を比較し、一致していれば
その制御指令に従い各自の内部の制御を行なう。
このようにして、アダプタ部ＡＧＯ〜ＡＯ２は入出力制
御部ＣＯ内においてどの位置に実装されているかを検出
することができ、それによりプロセッサ部ＰＯは入出力
制御部ＣＯ内の各アダプタ部を個々に制御することがで
きる。
御部ＣＯ内においてどの位置に実装されているかを検出
することができ、それによりプロセッサ部ＰＯは入出力
制御部ＣＯ内の各アダプタ部を個々に制御することがで
きる。
上述したのと同様にして、入出力制御部Ｃ１゜Ｃ２のア
ダプタ部は、各々が入出力制御部内でどの位置に実装さ
れているかを検出することができ、プロセッサ部ＰＩ、
Ｐ２はそれぞれの入出力制御部内のアダプタ部を個々に
制御することができる。
ダプタ部は、各々が入出力制御部内でどの位置に実装さ
れているかを検出することができ、プロセッサ部ＰＩ、
Ｐ２はそれぞれの入出力制御部内のアダプタ部を個々に
制御することができる。
また、入出力制御部は、筐体内でどの位置に実装されて
もプロセッサ部あるいはアダプタ部とアダプタ部間の信
号線の接続関係は同じであるので、筐体内ではどの位置
にも実装できる。
もプロセッサ部あるいはアダプタ部とアダプタ部間の信
号線の接続関係は同じであるので、筐体内ではどの位置
にも実装できる。
さらに、プロセッサ部ＰＯ−Ｐ２は各信号線の入力側端
子と出力側端子を内部で接続していないので内部バスＢ
Ｏ〜Ｂ２はそれぞれ分離されている。
子と出力側端子を内部で接続していないので内部バスＢ
Ｏ〜Ｂ２はそれぞれ分離されている。
［発明の効果］
以上説明したように本発明は、各スロット内で１つの信
号線に対し２つの端子を用意し、第１図のようにバック
ボードＪ各プロセッサ部及びアダプタ部で接続すること
により、あらかじめ決められた実装形態にしか入出力制
御部を実装できないという制限はなくなる。また、実装
位置によりスイッチ設定等をプロセッサ部やアダプタ部
で各々設定しないですむのでスイッチ設定等の誤りも生
じなくなる。さらに、１つのプロセッサ部に同一構成の
アダプタ部を複数接続する場合も前記と同様に各アダプ
タ部に手を加えることなく接続できる。
号線に対し２つの端子を用意し、第１図のようにバック
ボードＪ各プロセッサ部及びアダプタ部で接続すること
により、あらかじめ決められた実装形態にしか入出力制
御部を実装できないという制限はなくなる。また、実装
位置によりスイッチ設定等をプロセッサ部やアダプタ部
で各々設定しないですむのでスイッチ設定等の誤りも生
じなくなる。さらに、１つのプロセッサ部に同一構成の
アダプタ部を複数接続する場合も前記と同様に各アダプ
タ部に手を加えることなく接続できる。
端子、ＬＯ〜Ｌｌ・・・実装位置通知信号線、Ｐｏ〜Ｐ
ｉ・・・プロセッサ部、５Ｏ−３５・・・スロット。
ｉ・・・プロセッサ部、５Ｏ−３５・・・スロット。
第１図は本発明の一実施例による実装位置検出方式が適
用される装置の要部構成を示すブロック図、第２図は本
発明の実装位置検出方式が有効に働く構成を示すブロッ
ク図、第３図は第２図の具体的な構成例を示すブロック
図、第４図は第３図のシステムの筐体内に於けるバック
ボード上の実装例を示す図である。
用される装置の要部構成を示すブロック図、第２図は本
発明の実装位置検出方式が有効に働く構成を示すブロッ
ク図、第３図は第２図の具体的な構成例を示すブロック
図、第４図は第３図のシステムの筐体内に於けるバック
ボード上の実装例を示す図である。
Claims (1)
- 【特許請求の範囲】 １、１つの筐体内に、１つのプロセッサ部と少なくとも
１つのアダプタ部から構成される入出力制御部を複数台
バックボード上に収容する装置に於て、 前記バックボードは、縦続に並べられた複数のスロット
を有し、各スロットは、入力側実装位置通知端子と出力
側実装位置通知端子と入力側内部バス端子と出力側内部
バス端子とを有し、前記プロセッサ部あるいは前記アダ
プタ部のいずれか１つが装着可能で、相隣合うスロット
間は、一方のスロットの前記出力側実装位置通知端子及
び前記出力側内部バス端子と他方のスロットの前記入力
側実装位置通知端子及び前記入力側内部バス端子とが、
それぞれ実装位置通知信号線及び内部バスによって接続
されており、 前記プロセッサ部の各々は、当該プロセッサ部自身及び
アダプタ部を制御するプロセッサ制御回路を具備し、該
プロセッサ制御回路は、当該プロセッサ部を装着したス
ロットの出力側実装位置通知端子へ当該出力側実装位置
通知端子と実装位置通知信号線を介して接続された入力
側実装位置通知端子を有する隣のスロットに装着される
アダプタ部の実装位置番号を示す実装位置通知信号を出
力すると共に、当該プロセッサ部を装着したスロットの
出力側内部バス端子へ当該プロセッサ制御回路の指令の
対象となるアダプタ部のアダプタ番号を付加した制御指
令を出力し、 前記アダプタ部の各々は、当該アダプタ部を装着したス
ロットの入力側実装位置通知端子より入力した実装位置
通知信号から当該アダプタ部の実装位置を検出し、検出
された実装位置番号を出力する実装位置検出回路と、前
記入力した実装位置通知信号の示す実装位置番号を＋１
し、加算された実装位置番号を示す実装位置通知信号を
当該アダプタ部を装着したスロットの出力側実装位置通
知端子へ隣のスロットに装着されるアダプタ部の実装位
置番号の実装位置通知信号として出力する加算回路と、
当該アダプタ部を装着したスロットの入力側内部バス端
子から入力された制御指令に付加されたアダプタ番号と
前記検出された実装位置番号とが一致していれば、当該
制御指令にしたがい当該アダプタ部内部の制御を行なう
アダプタ制御回路とを有し、前記入力された制御指令を
当該アダプタ部を装着したスロットの出力側内部バス端
子へ出力する ことを特徴とする筐体内に於ける実装位置検出方式。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63291107A JPH02139611A (ja) | 1988-11-19 | 1988-11-19 | 筐体内に於ける実装位置検出方式 |
| US07/437,694 US5077684A (en) | 1988-11-19 | 1989-11-17 | System for accurately informing each of adapters of its packaged location |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63291107A JPH02139611A (ja) | 1988-11-19 | 1988-11-19 | 筐体内に於ける実装位置検出方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02139611A true JPH02139611A (ja) | 1990-05-29 |
Family
ID=17764544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63291107A Pending JPH02139611A (ja) | 1988-11-19 | 1988-11-19 | 筐体内に於ける実装位置検出方式 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5077684A (ja) |
| JP (1) | JPH02139611A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06175962A (ja) * | 1992-12-07 | 1994-06-24 | Yokogawa Electric Corp | ビルディングブロック形電子機器 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5416908A (en) * | 1992-04-28 | 1995-05-16 | Allen-Bradley Company, Inc. | Interface between industrial controller components using common memory |
| US5404460A (en) * | 1994-01-28 | 1995-04-04 | Vlsi Technology, Inc. | Method for configuring multiple identical serial I/O devices to unique addresses through a serial bus |
| US5941775A (en) * | 1994-10-14 | 1999-08-24 | Sega Of America, Inc. | Data processing system, method thereof and memory cassette |
| JPH08115592A (ja) * | 1994-10-14 | 1996-05-07 | Sega Enterp Ltd | データ処理システム、データ処理方法、並びにメモリカセット |
| US5721458A (en) * | 1995-03-31 | 1998-02-24 | International Business Machines Corporation | Single phase or three-phase field configurable power assembly |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63163653A (ja) * | 1986-12-26 | 1988-07-07 | Yamatake Honeywell Co Ltd | 入出力ユニツト選択装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4556953A (en) * | 1982-02-24 | 1985-12-03 | Caprio A Ronald | Interchangeable interface circuitry arrangements for use with a data processing system |
| US4562535A (en) * | 1982-04-05 | 1985-12-31 | Texas Instruments Incorporated | Self-configuring digital processor system with global system |
| US4589063A (en) * | 1983-08-04 | 1986-05-13 | Fortune Systems Corporation | Data processing system having automatic configuration |
| DE3347357A1 (de) * | 1983-12-28 | 1985-07-11 | Siemens AG, 1000 Berlin und 8000 München | Einrichtung zum vergeben von adressen an steckbare baugruppen |
| JPS60204052A (ja) * | 1984-03-28 | 1985-10-15 | Fanuc Ltd | 入出力ボ−ドのアドレス選択方式 |
| US4727475A (en) * | 1984-05-18 | 1988-02-23 | Frederick Kiremidjian | Self-configuring modular computer system with automatic address initialization |
| US4688172A (en) * | 1984-11-13 | 1987-08-18 | International Business Machines Corporation | Initialization apparatus for a data processing system with a plurality of input/output and storage controller connected to a common bus |
| JPS62245461A (ja) * | 1986-04-18 | 1987-10-26 | Fanuc Ltd | ボ−ドスロツト番号の割当方法 |
| US4964038A (en) * | 1987-10-28 | 1990-10-16 | International Business Machines Corp. | Data processing system having automatic address allocation arrangements for addressing interface cards |
-
1988
- 1988-11-19 JP JP63291107A patent/JPH02139611A/ja active Pending
-
1989
- 1989-11-17 US US07/437,694 patent/US5077684A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63163653A (ja) * | 1986-12-26 | 1988-07-07 | Yamatake Honeywell Co Ltd | 入出力ユニツト選択装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06175962A (ja) * | 1992-12-07 | 1994-06-24 | Yokogawa Electric Corp | ビルディングブロック形電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5077684A (en) | 1991-12-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4956807A (en) | Watchdog timer | |
| JPH02139611A (ja) | 筐体内に於ける実装位置検出方式 | |
| GB2228114A (en) | Processor testing system | |
| JPS62293441A (ja) | デ−タ出力方式 | |
| SU1103373A1 (ru) | Мажоритарно-резервированное устройство | |
| RU2015543C1 (ru) | Устройство для мажоритарного выбора сигналов | |
| RU2042192C1 (ru) | Устройство для формирования сигналов прерывания при отладке программ | |
| SU628490A2 (ru) | Устройство дл сопр жени электронной вычислительной машины с каналами св зи | |
| SU1138943A2 (ru) | Управл емый делитель частоты | |
| SU720448A2 (ru) | Устройство дл сигнализации | |
| SU1108625A1 (ru) | Резервированный двухканальный делитель частоты | |
| JPS583440A (ja) | 原子力プラント監視制御用デ−タ伝送装置 | |
| JPH08206Y2 (ja) | 並列多重電子連動装置 | |
| JP4574761B2 (ja) | インタフェース装置 | |
| SU1377860A1 (ru) | Устройство дл контрол сумматора | |
| SU1187167A1 (ru) | Устройство дл контрол управл ющего автомата | |
| JPS59208473A (ja) | 状態変化検出装置 | |
| SU1564714A1 (ru) | DV-триггер | |
| SU1370781A1 (ru) | Счетчик импульсов | |
| SU1076907A1 (ru) | Устройство дл контрол аппаратуры контрол по модулю два | |
| JPH01241665A (ja) | マルチプロセッサ・システムのリセット方式 | |
| SU1390610A1 (ru) | Устройство дл диагностировани аппаратуры обработки данных | |
| SU470810A1 (ru) | Устройство дл обнаружени ошибок в контрольном оборудовании | |
| SU1182668A1 (ru) | Делитель частоты следовани импульсов | |
| JPH0465781A (ja) | 入出力ポート制御回路 |