KR910020722A - 집적 반도체 메모리 - Google Patents

집적 반도체 메모리 Download PDF

Info

Publication number
KR910020722A
KR910020722A KR1019910009014A KR910009014A KR910020722A KR 910020722 A KR910020722 A KR 910020722A KR 1019910009014 A KR1019910009014 A KR 1019910009014A KR 910009014 A KR910009014 A KR 910009014A KR 910020722 A KR910020722 A KR 910020722A
Authority
KR
South Korea
Prior art keywords
mode
semiconductor memory
leads
codeword
test mode
Prior art date
Application number
KR1019910009014A
Other languages
English (en)
Other versions
KR100200912B1 (ko
Inventor
무멘탈러 페터
오벌레 한스-디터
Original Assignee
발도르프, 피켄셔
지멘스 악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 발도르프, 피켄셔, 지멘스 악티엔게젤샤프트 filed Critical 발도르프, 피켄셔
Publication of KR910020722A publication Critical patent/KR910020722A/ko
Application granted granted Critical
Publication of KR100200912B1 publication Critical patent/KR100200912B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Tests Of Electronic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

내용 없음

Description

집적 반도체 메모리
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 반도체 메모리의 일부의 개략적인 블럭회로도, 제2도는 메모리 모드 위치에 있는 멀티플렉서를 가지는 본 발명에 따른 반도체 메모리의 다른 부분에 대한 개략적인 블럭회로도, 제3도는 테스트 모드 위치에 있는 제2도의 멀티플렉서의 개략회로도.

Claims (16)

  1. 다수의 기능장치로 세분되며 외부로부터 번지지정이 가능한 m개의 리드, 기능유니트를 리드에 연결시키는 내부신호라인, 기능유니트들을 서로 연결시켜주는 내부신호라인, 그리고 km인 k개의 리드에 인가된 코드워드로 부터 테스트 모드를 인식하는 테스트장치를 가지는 반도체 메모리에 있어서, 메모리 모드로 부터 테스트 모드로의 전환시키기 위한 수단을 포함하며, 상기 테스트 유니트는 반도체 메모리의 결합리드로 부터 리드들로 연결시키는 내부신호라인들 중 적어도 하나를 분리하고 기능유니트를 연결하는 내부 신호 라인에 상기 분리한 리드를 연결하는 것을 특징으로 하는 반도체 메모리.
  2. 제1항에 있어서, 리드들에 연결된 데이타 버스라인을 포함하며, 데이타 버스라인 중 하나에 연결된 출력, 메모리 모드에서 결합데이타 버스 라인에 필요한 내부신호에 공급되는 제1입력, 그리고 기능 유니트를 연결하는 각 신호라인에 각각 연결되는 적어도 하나의 제2입력을 가지는 적어도 하나의 멀티플렉서를 포함함을 특징으로 하는 반도체 메모리.
  3. 제1항에 있어서, 테스트장치가 기능유니트를 테스트하는데 필요한 신호를 발생함을 특징으로 하는 반도체 메모리.
  4. 제1항에 있어서, 제1연결패드, 제2연결패드, 그리고 메모리 모드에서 테스트 모드로 전환시키기 위해 제2연결패드에 신호를 공급하는 수단을 포함함을 특징으로 하는 반도체 메모리.
  5. 제1항에 있어서, 테스트모드를 종료시키기 위해 km인 k개의 리드에 또 다른 코드워드를 인가하는 수단을포함함을 특징으로 하는 반도체 메모리.
  6. 제1항에 있어서, 테스트장치가 기능유니트를 테스트하는데 필요한 신호를 발생함을 특징으로 하는 반도체 메모리.
  7. 제1항에 있어서, 제1연결패드, 제2연결패드, 그리고 메모리 모드에서 테스트 모드로 전환시키기 위해 제2연결패드에 신호를 공급하는 수단을 포함함을 특징으로 하는 반도체 메모리.
  8. 제1항에 있어서, 테스트모드를 종료시키기 위해 km인 k개의 리드에 또 다른 코드워드를 인가하는 수단을포함함을 특징으로 하는 반도체 메모리.
  9. 제1항에 있어서, 제1연결패드, 제2연결패드, 그리고 메모리 모드에서 테스트 모드로 전환시키기 위해 제2연결패드에 신호를 공급하는 수단을 포함함을 특징으로 하는 반도체 메모리.
  10. 제1항에 있어서, 테스트모드를 종료시키기 위해 km인 k개의 리드에 또 다른 코드워드를 인가하는 수단을포함함을 특징으로 하는 반도체 메모리.
  11. 제1항에 있어서, 테스트모드를 종료시키기 위해 km인 k개의 리드에 또 다른 코드워드를 인가하는 수단을포함함을 특징으로 하는 반도체 메모리.
  12. 제1항에 있어서, 주어진 횟수의 주기후 테스트 모드의 종료 및 메모리 모드로의 전환을 수행하기 위한 수단을 포함함을 특징으로 하는 반도체 메모리.
  13. 제1항에 있어서, 코드워드는 제1코드워드이며, 상기 제1코드 워드가 해당리드에 있는 동안, n+km인 n개의 리드에 있는 제2코드 워드에서 2n개의 테스트가 가능한 기능유니트 중 하나를 선택하는 수단을 포함함을 특징으로 하는 반도체 메모리.
  14. 제1항에 있어서, 코드워드는 제1코드워드이며, 상기 제1코드 워드가 해당리드에 있는 동안, n+km인 n개의 리드에 있는 제2코드 워드에서 2n개의 테스트가 가능한 기능유니트 중 하나를 선택하는 수단을 포함함을 특징으로 하는 반도체 메모리.
  15. 제1항에 있어서, 메모리 모드에 관련된 단일주기 내에서 전환하는 수단을 포함함을 특징으로 하는 반도체 메모리.
  16. 제1항에 있어서, 제1주기의 제1코드 워드에서는 테스트 모드로 전환하고, 계속하여 제2코드워드인 다음 주기에서는 여러가지 기능유니트 및 테스트 유니트를 선택하는 수단을 포함함을 특징으로 하는 반도체 메모리.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910009014A 1990-05-31 1991-05-31 집적 반도체 메모리 KR100200912B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP9011393.7 1990-05-31
EP90110393A EP0459001B1 (de) 1990-05-31 1990-05-31 Integrierter Halbleiterspeicher

Publications (2)

Publication Number Publication Date
KR910020722A true KR910020722A (ko) 1991-12-20
KR100200912B1 KR100200912B1 (ko) 1999-06-15

Family

ID=8204042

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910009014A KR100200912B1 (ko) 1990-05-31 1991-05-31 집적 반도체 메모리

Country Status (8)

Country Link
US (1) US5497350A (ko)
EP (1) EP0459001B1 (ko)
JP (1) JP3222153B2 (ko)
KR (1) KR100200912B1 (ko)
AT (1) ATE133512T1 (ko)
DE (1) DE59010092D1 (ko)
HK (1) HK1000926A1 (ko)
TW (1) TW205113B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE502576C2 (sv) * 1993-11-26 1995-11-13 Ellemtel Utvecklings Ab Feltolerant kösystem
US5704033A (en) * 1994-10-07 1997-12-30 Lg Semicon Co., Ltd. Apparatus and method for testing a program memory for a one-chip microcomputer
US5627478A (en) * 1995-07-06 1997-05-06 Micron Technology, Inc. Apparatus for disabling and re-enabling access to IC test functions
AU6645298A (en) * 1998-02-04 1999-08-23 Siemens Aktiengesellschaft An integrated circuit

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4686456A (en) * 1985-06-18 1987-08-11 Kabushiki Kaisha Toshiba Memory test circuit
FR2595474B1 (fr) * 1986-03-04 1988-06-24 Texas Instruments France Dispositif de controle et de verification du fonctionnement de blocs internes a un circuit integre
JPS62250593A (ja) * 1986-04-23 1987-10-31 Hitachi Ltd ダイナミツク型ｒａｍ
JP2628154B2 (ja) * 1986-12-17 1997-07-09 富士通株式会社 半導体集積回路
JP2521774B2 (ja) * 1987-10-02 1996-08-07 株式会社日立製作所 メモリ内蔵型論理ｌｓｉ及びそのｌｓｉの試験方法
FR2622019B1 (fr) * 1987-10-19 1990-02-09 Thomson Semiconducteurs Dispositif de test structurel d'un circuit integre
US5012180A (en) * 1988-05-17 1991-04-30 Zilog, Inc. System for testing internal nodes
DE3820728A1 (de) * 1988-06-18 1989-12-21 Philips Patentverwaltung Verfahren zum pruefen eines festwertspeichers und anordnung zur durchfuehrung des verfahrens
JPH02146199A (ja) * 1988-11-28 1990-06-05 Mitsubishi Electric Corp 半導体記憶装置のテスト回路
US5132973A (en) * 1989-11-06 1992-07-21 Hewlett-Packard Company Testable embedded RAM arrays for bus transaction buffering
JP2812004B2 (ja) * 1991-06-27 1998-10-15 日本電気株式会社 スタティック型ランダムアクセスメモリ装置
DE69224727T2 (de) * 1991-12-16 1998-11-12 Nippon Telegraph & Telephone Schaltung mit eingebautem Selbsttest
JPH0636593A (ja) * 1992-07-14 1994-02-10 Mitsubishi Electric Corp 半導体記憶装置

Also Published As

Publication number Publication date
US5497350A (en) 1996-03-05
DE59010092D1 (de) 1996-03-07
ATE133512T1 (de) 1996-02-15
EP0459001B1 (de) 1996-01-24
TW205113B (ko) 1993-05-01
KR100200912B1 (ko) 1999-06-15
JP3222153B2 (ja) 2001-10-22
HK1000926A1 (en) 1998-05-08
EP0459001A1 (de) 1991-12-04
JPH04271100A (ja) 1992-09-28

Similar Documents

Publication Publication Date Title
JP2641214B2 (ja) 回路試験方法
KR920008768A (ko) 반도체기억장치
KR970051455A (ko) 리던던트셀 테스트 제어회로를 구비하는 반도체 메모리장치
KR920015385A (ko) 쌍방향 입출력단자용 바운더리 스캔셀
KR870003431A (ko) 데이타 처리장치
KR960042088A (ko) 스캔 테스트 회로 및 이를 구비한 반도체 집적 회로 장치
KR960032501A (ko) 반도체 집적 회로 장치에 사용하는 스캔 테스트 회로
KR910020722A (ko) 집적 반도체 메모리
KR960012401A (ko) 반도체 집적장치
KR900014902A (ko) 고속 집적 회로 테스팅을 위한 방법 및 장치
KR910020556A (ko) 정보처리장치의 테스트 용이화회로
KR970022355A (ko) 집적 회로내의 입출력 장치
EP0382360A3 (en) Event qualified testing architecture for integrated circuits
KR840003854A (ko) 상호 변경 가능 인터페이스 회로장치
JPS6447972A (en) Memory ic testing circuit
JP3089192B2 (ja) Ｉｃ試験装置
KR960015369A (ko) 신호처리장치
JPH02107981A (ja) メモリ内蔵半導体集積回路
JPH0862292A (ja) 半導体ｉｃ試験装置
JPS62140453A (ja) 半導体集積回路装置
JPS61223568A (ja) Ｉｃテスタ用インタ−フエ−スボ−ド
RU98100241A (ru) Способ и устройство для тестирования мегаэлемента в интегральной схеме и частного применения при использовании itag
KR900005832A (ko) 전전자식 교환기의 가입자선로 테스트용 릴레이 매트릭스 구동회로
KR960018601A (ko) 자동 테스트 회로
KR880003502A (ko) 전자교환기의 시스템콘솔 자동시험장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110304

Year of fee payment: 13

EXPY Expiration of term