JPH0636593A - 半導体記憶装置 - Google Patents

半導体記憶装置

Info

Publication number
JPH0636593A
JPH0636593A JP4186610A JP18661092A JPH0636593A JP H0636593 A JPH0636593 A JP H0636593A JP 4186610 A JP4186610 A JP 4186610A JP 18661092 A JP18661092 A JP 18661092A JP H0636593 A JPH0636593 A JP H0636593A
Authority
JP
Japan
Prior art keywords
power
reset
test mode
signal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4186610A
Other languages
English (en)
Inventor
Seiji Sawada
誠二 澤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP4186610A priority Critical patent/JPH0636593A/ja
Priority to DE4322994A priority patent/DE4322994C2/de
Priority to US08/088,641 priority patent/US5365481A/en
Priority to KR1019930012938A priority patent/KR970006221B1/ko
Priority to IT93MI001529A priority patent/IT1265147B1/it
Publication of JPH0636593A publication Critical patent/JPH0636593A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/46—Test trigger logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory

Abstract

(57)【要約】 【目的】 電源投入後における外部制御信号の論理レベ
ルの変化によって半導体記憶装置が誤ってテストモード
に設定されてしまうことを防止することである。 【構成】 この半導体記憶装置は、電源投入時および電
源投入後の外部ロウアドレスストローブ信号／ＲＡＳの
論理レベルの変化に応じて、テストモードコントローラ
１４をリセットするパワーオンリセット信号の持続期間
を可変にすることにより、電源投入後にノイズなどによ
って半導体記憶装置が誤ってテストモードに入ることを
防止することができる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、半導体記憶装置に関
し、特に、外部制御信号に基づいて設定されるテストモ
ードを有する半導体記憶装置に関する。
【０００２】
【従来の技術】近年の半導体記憶装置の大容量化に伴
い、製造後の半導体記憶装置におけるメモリセルアレイ
の機能テストがより重要となってきた。しかしながら、
このような機能テストに要する時間は、メモリセルアレ
イに含まれるメモリセルの数の増大、すなわち、半導体
記憶装置の容量の増大に伴って増大する。このため、近
年大容量の半導体記憶装置におけるこのような機能テス
トに要する時間の増大が問題となってきた。
【０００３】そこで、このような機能テストに要する時
間を短縮するために、最近では、このような機能テスト
のための回路部（以下、テスト回路と称する）を、半導
体記憶装置を構成する回路と同じチップ上に設ける、い
わゆるオンチップテスト回路方式が採用されることが多
い。たとえば、ＤＲＡＭ（ダイナミックランダムアクセ
スメモリ）においてもこのようなオンチップテスト回路
方式が多く用いられる。
【０００４】図５は、オンチップテスト回路方式が採用
されたＤＲＡＭの全体構成を示すブロック図である。図
５を参照して、メモリセルアレイ１は、行および列方向
にマトリクス状に配列されたメモリセル（図示せず）
と、各行毎に１本ずつ設けられるワード線（図示せず）
と、各列毎に１対ずつ設けられるビット線対（図示せ
ず）とを含む。メモリセルの各々は、対応する行のワー
ド線および対応する列のビット線対に接続される。
【０００５】ワード線の選択はロウデコーダ２によって
行なわれ、ビット線対の選択はコラムデコーダ３によっ
て行なわれる。ロウデコーダ２におけるワード線選択お
よびコラムデコーダ３におけるビット線対選択は、それ
ぞれ、アドレスバッファ４から出力されるロウアドレス
信号ＲＡ０−ＲＡ９およびコラムアドレス信号ＣＡ０−
ＣＡ９に応答して行なわれる。
【０００６】アドレスバッファ４は、／ＲＡＳ入力回路
１０から出力される内部ロウアドレスストローブ信号ｉ
ｎｔ／ＲＡＳおよび／ＣＡＳ入力回路１２から出力され
る内部コラムアドレスストローブ信号ｉｎｔ／ＣＡＳに
基づいて、リフレッシュカウンタ８から出力される内部
アドレス信号Ｑ０−Ｑ９または外部アドレス信号Ａ０−
Ａ１０のいずれかを取込む。
【０００７】さらに、アドレスバッファ４は、取込んだ
アドレス信号に応じたロウアドレス信号ＲＡ０−ＲＡ１
０およびコラムアドレス信号ＣＡ０−ＣＡ１０を出力す
る。通常のデータ読出時およびデータ書込時には、アド
レスバッファ４は外部アドレス信号Ａ０−Ａ１０を取込
む。メモリセルアレイ１内のメモリセルの記憶データが
消滅する前にメモリセルにデータを再書込するリフレッ
シュ時には、アドレスバッファ４はリフレッシュカウン
タ８からの内部アドレス信号Ｑ０−Ｑ９を取込む。
【０００８】リフレッシュコントローラ９は、／ＲＡＳ
入力回路１０からの内部ロウアドレスストローブ信号ｉ
ｎｔ／ＲＡＳに基づいて、一定のタイミングでリフレッ
シュカウンタ８に内部アドレス信号の出力を指示する。
リフレッシュカウンタ８は、リフレッシュコントローラ
９からの指示に応答して、記憶データをリフレッシュす
べきメモリセルのアドレスを示す内部アドレス信号Ｑ０
−Ｑ９を発生する。
【０００９】ロウデコーダ２は、アドレスバッファ４か
らのロウアドレス信号ＲＡ０−ＲＡ９に基づくワード線
選択を、／ＲＡＳ入力回路１０からの内部ロウアドレス
ストローブ信号ｉｎｔ／ＲＡＳに基づくタイミングで行
なう。一方、コラムデコーダ３は、アドレスバッファ４
からのコラムアドレス信号ＣＡ０−ＣＡ９に基づくビッ
ト線対選択を、／ＣＡＳ入力回路１２からの内部コラム
アドレスストローブ信号ｉｎｔ／ＣＡＳに基づくタイミ
ングで行なう。
【００１０】具体的には、コラムデコーダ３は、内部コ
ラムアドレスストローブ信号ｉｎｔ／ＣＡＳに基づくタ
イミングで、メモリセルアレイ１内のビット線対のうち
コラムアドレス信号ＣＡ０−ＣＡ９に対応するビット線
対のみを入力バッファ６あるいは出力バッファ７に電気
的に接続すべく、Ｉ／Ｏゲート５を制御する。
【００１１】Ｉ／Ｏゲート５は、メモリセルアレイ１内
のビット線対を入力バッファ６および出力バッファ７に
接続するために、ビット線対の各々に対応して設けられ
るトランスファゲート（図示せず）を含む。コラムデコ
ーダ３は、Ｉ／Ｏゲートに含まれるトランスファゲート
のうちコラムアドレス信号ＣＡ０−ＣＡ９が示すコラム
アドレスのビット線対に対応するトランスファゲートの
みをＯＮ状態にすることによって、ビット線対選択を行
なう。
【００１２】センスアンプ１５は、データ読出時に、メ
モリセルアレイ１内のビット線対の各々に現われるデー
タ（読出データ）を増幅する。コラムデコーダ３のビッ
ト線対選択動作によって、メモリセルアレイ１内のビッ
ト線対のうちアドレス信号に対応するビット線対のみが
Ｉ／Ｏゲート５を介して出力バッファ７に接続される。
したがって、メモリセルアレイ１内のビット線対のうち
前記対応するビット線対に現われた読出データのみがセ
ンスアンプ１５によって増幅された後出力バッファ７を
介してデータ出力端子Ｄout に与えられる。
【００１３】データ書込時には、データ入力端子Ｄinに
与えられたデータが入力バッファ６を介してＩ／Ｏゲー
ト５に与えられる。これによって、外部から与えられた
データがメモリアレイ１内のビット線対のうちコラムデ
コーダ３によって選択されたビット線対を介して選択さ
れたメモリセルに書込まれる。
【００１４】Ｉ／Ｏゲート５と入力バッファ６および出
力バッファ７との間で行なわれるデータの授受は、最大
８ビット単位で行なわれる。しかし、通常のデータ書込
時およびデータ読出時においては、Ｉ／Ｏゲート５と入
力バッファ６および出力バッファ７との間におけるデー
タの授受が４ビット単位で行なわれるように、Ｉ／Ｏコ
ントローラ１１が入力バッファ６および出力バッファ７
を制御する。
【００１５】Ｉ／Ｏコントローラ１１は、アドレスバッ
ファ４から出力されるロウアドレス信号ＲＡ０−ＲＡ１
０およびコラムアドレス信号ＣＡ０−ＣＡ１０のそれぞ
れにおける最上位ビットの信号ＲＡ１０およびＣＡ１０
ならびに／ＷＥ入力回路１３から出力される内部ライト
イネーブル信号ｉｎｔ／ＷＥに基づいて、入力バッファ
６および出力バッファ７を制御する。
【００１６】具体的には、内部ライトイネーブル信号ｉ
ｎｔ／ＷＥが“Ｈ”レベルであるデータ読出時におい
て、Ｉ／Ｏコントローラ１１は、出力バッファ７が、Ｉ
／Ｏゲート５から取込んだ４ビットのデータのうち、ロ
ウアドレス信号ＲＡ１０およびコラムアドレス信号ＣＡ
１０によって指示されるアドレスに対応する１つのビッ
トのデータのみを出力するように、ロウアドレス信号Ｒ
Ａ１０およびコラムアドレス信号ＣＡ１０に基づいて出
力バッファ７の動作を制御する。
【００１７】同様に、内部ライトイネーブル信号ｉｎｔ
／ＷＥが“Ｌ”レベルであるデータ書込時において、Ｉ
／Ｏコントローラ１１は、入力バッファ６がデータ入力
端子Ｄinから与えられるデータを取込んで、Ｉ／Ｏゲー
ト５内のトランスファゲートのうち、ロウアドレス信号
ＲＡ１０およびコラムアドレス信号ＣＡ１０が指示する
アドレスのビット線対に対応するトランスファゲートに
与えるように、ロウアドレス信号ＲＡ１０およびコラム
アドレス信号ＣＡ１０に基づいて入力バッファ６の動作
を制御する。
【００１８】なお、リフレッシュ時には、出力バッファ
７に読出されたデータが書込データとして再度Ｉ／Ｏゲ
ート５に与えられる。リフレッシュ時にはアドレスバッ
ファ４がリフレッシュカウンタ８からの内部アドレス信
号Ｑ０−Ｑ９を取込むので、内部アドレス信号Ｑ０−Ｑ
９が指示するアドレスのメモリセルの記憶データがリフ
レッシュされる。
【００１９】メモリセルアレイ１内のメモリセルの機能
テストを行なうテストモードにおいては、Ｉ／Ｏゲート
５と入力バッファ６および出力バッファ７との間でのデ
ータ授受は８ビット単位で行なわれる。すなわち、テス
トモードにおいて、コラムデコーダ３，入力バッファ６
および出力バッファ７がテストモードコントローラ１４
からの“Ｌ”レベルのテストイネーブル信号／ＴＥに応
答して動作する。
【００２０】具体的に説明すると、コラムデコーダ３は
テストモードコントローラ１４から“Ｌ”レベルのテス
トイネーブル信号／ＴＥを受けている期間、最下位ビッ
トのコラムアドレス信号ＣＡ１０を無視し、上位ビット
のコラムアドレス信号ＣＡ０−ＣＡ９のみをデコードし
てビット線対選択を行なう。この結果、コラムデコーダ
３によって一度に選択されるビット線対の数が通常のデ
ータ読出時およびデータ書込時の２倍になる。
【００２１】一方、入力バッファ６はテストモードコン
トローラ１４から“Ｌ”のテストイネーブル信号／ＴＥ
を受けている期間、Ｉ／Ｏコントローラ１１によって制
御されて、データ入力端子Ｄinに与えられる８ビットの
データをパラレルにＩ／Ｏゲート５に与える。
【００２２】同様に、出力バッファ７は、テストモード
コントローラ１４から“Ｌ”レベルのテストイネーブル
信号／ＴＥを受けている期間、Ｉ／Ｏコントローラ１１
によって制御されて、Ｉ／Ｏゲート５からパラレルに与
えられる８ビットのデータの一致、不一致を検出し、そ
の結果をデータ出力端子Ｄout に導出する。
【００２３】したがって、テストモードにおいてコラム
デコーダ３が選択した８対のビット線対に読出されたデ
ータのすべてが一致しているか否かの判定結果が、出力
バッファ７を介して外部に出力され、外部から与えられ
た８ビットの書込データは入力バッファ６を介してパラ
レルに前記８対のビット線対に与えられる。
【００２４】メモリセルアレイの機能テストは、メモリ
セルアレイに含まれるすべてのメモリセルまたは一部の
メモリセルに所定のデータを書込んだ後このデータを書
込んだメモリセルからデータを読出して、読出されたデ
ータが予め書込んだデータと一致するか否かを確認する
ことによって行なわれる。したがって、テストモードに
おいてコラムデコーダ３，入力バッファ６および出力バ
ッファ７が前述のように動作することによって、自動的
に８個のメモリセルに対するテストが同時に行なわれ
る。つまり、テストモードにおいて、メモリセルアレイ
１内のメモリセルは自動的に８個ずつテストされる。な
お、テストのためにメモリセルアレイに書込むデータの
パターンなどはテストの種類によって異なる。
【００２５】テストモードコントローラ１４は、／ＲＡ
Ｓ入力回路１０からの内部ロウアドレスストローブ信号
ｉｎｔ／ＲＡＳ，／ＣＡＳ入力回路１２からの内部コラ
ムアドレスストローブ信号ｉｎｔ／ＣＡＳ，および／Ｗ
Ｅ入力回路１３からの内部ライトイネーブル信号ｉｎｔ
／ＷＥに基づいて、このＤＲＡＭをテストモードに設定
するための回路である。
【００２６】なお、／ＲＡＳ入力回路１０，／ＣＡＳ入
力回路１２および／ＷＥ入力回路１３は、それぞれ、外
部制御信号である外部ロウアドレスストローブ信号／Ｒ
ＡＳ，外部コラムアドレスストローブ信号／ＣＡＳおよ
び外部ライトイネーブル信号／ＷＥをバッファリングし
て、内部ロウアドレスストローブ信号ｉｎｔ／ＲＡＳ，
内部コラムアドレスストローブ信号ｉｎｔ／ＣＡＳおよ
び内部ライトイネーブル信号ｉｎｔ／ＷＥとして出力す
る。したがって、内部制御信号ｉｎｔ／ＲＡＳ，ｉｎｔ
／ＣＡＳ，ｉｎｔ／ＷＥは、それぞれ、外部制御信号／
ＲＡＳ，／ＣＡＳおよび／ＷＥとほぼ同じ波形を有して
いる。
【００２７】次に、テストモードコントローラ１４の具
体的な動作について図６を参照しながら説明する。図６
は、テストモードコントローラ１４がこのＤＲＡＭをテ
ストモードに設定する場合の、外部ロウアドレスストロ
ーブ信号／ＲＡＳ（ａ），内部ロウアドレスストローブ
信号ｉｎｔ／ＲＡＳ（ｂ），外部コラムアドレスストロ
ーブ信号／ＣＡＳ（ｃ），内部コラムアドレスストロー
ブ信号ｉｎｔ／ＣＡＳ（ｄ），外部ライトイネーブル信
号／ＷＥ（ｅ），内部ライトイネーブル信号ｉｎｔ／Ｗ
Ｅ（ｆ）およびテストイネーブル信号／ＴＥ（ｇ）を示
す波形図である。
【００２８】図６を参照して、テストモードコントロー
ラ１４は、内部信号ｉｎｔ／ＲＡＳ（図６（ｂ））の立
下がり時刻ｔ１において既に、内部信号ｉｎｔ／ＣＡＳ
（図６（ｄ））およびｉｎｔ／ＷＥ（図６（ｆ））が共
に“Ｌ”レベルである場合に活性状態になる。活性状態
となったテストモードコントローラ１４は、テストイネ
ーブル信号／ＴＥ（図６（ｇ））を“Ｌ”レベルに立下
げる。これによって、図５におけるコラムデコーダ３，
入力バッファ６および出力バッファ７が前述したような
テストのための動作を行なう。
【００２９】テストモードコントローラ１４は上記のよ
うに動作するので、このＤＲＡＭをテストモードに設定
するには、ユーザは、外部制御信号／ＣＡＳおよび／Ｗ
Ｅが共に“Ｌ”レベルである期間に外部制御信号／ＲＡ
Ｓを“Ｌ”レベルに立下げるように、各信号のタイミン
グを設定すればよい。このようなテストモードの設定方
法は、電子素子標準化委員会（Ｊｏｉｎｔ Ｅｌｅｃｔ
ｒｏｎ ＤｅｖｉｃｅＥｎｇｉｎｅｅｒｉｎｇ Ｃｏｕ
ｎｃｉｌ：ＪＥＤＥＣ）によって国際的に決められてい
る。
【００３０】次に、再度図５を参照して、パワーオンリ
セット回路１６は、外部電源（図示せず）から供給され
る電圧ＶCCを受ける。パワーオンリセット回路１６は、
この電源電圧ＶCCの立上がり、すなわち、このＤＲＡＭ
への電源投入に応答して、このＤＲＡＭ内の所定の回路
部に“Ｈ”レベルのワンショットパルスを与える。この
ワンショットパルスが、パワーオンリセット信号ＰＯＲ
と呼ばれる。
【００３１】このパワーオンリセット信号ＰＯＲによっ
て、前記所定の回路部内の所定のノードの電位が初期状
態において或るべきレベルに強制される。これによっ
て、前記所定の回路部が動作開始にあたってリセット状
態となる。パワーオンリセット信号ＰＯＲは、たとえば
／ＲＡＳ入力回路１０に与えられるとともにテストモー
ドコントローラ１４にも与えられる。このように、電源
投入時にリセット信号を発生する半導体記憶装置につい
ては、たとえば特開平２−２９１１８号公報および特開
昭６３−９８２１３号公報に開示されている。
【００３２】なお、図５においては、パワーオンリセッ
ト回路１６の出力ＰＯＲが／ＲＡＳ入力回路１０および
テストモードコントローラ１４のみに与えられるように
示されているが、上記出力ＰＯＲは実際には必要に応じ
て他の回路部に与えられる。
【００３３】テストモードコントローラ１４は、与えら
れたパワーオンリセット信号ＰＯＲに応じて、パワーオ
ンリセット信号が“Ｈ”レベルにある期間中、テストイ
ネーブル信号／ＴＥを強制的に“Ｈ”レベルに維持し
て、ＤＲＡＭがテストモードに入らないようリセット状
態を保持する。
【００３４】次に、図７および図８は、上述のパワーオ
ンリセット信号ＰＯＲによるテストモードコントローラ
のリセット動作を示す波形図である。まず図７は、ＤＲ
ＡＭへの電源投入時（時刻ｔ2 ）において既に、外部ロ
ウアドレスストローブ信号／ＲＡＳ（ｃ），外部コラム
アドレスストローブ信号／ＣＡＳ（ｅ）および外部ライ
トイネーブル信号／ＷＥ（ｇ）がすべて立上がっている
状態の動作を示している。
【００３５】この図７の場合、時刻ｔ2 において電源が
投入されて電源電圧ＶCC（ａ）が立上がるのにつれて、
パワーオンリセット信号ＰＯＲ（ｂ），内部ロウアドレ
スストローブ信号ｉｎｔ／ＲＡＳ（ｄ），内部コラムア
ドレスストローブ信号ｉｎｔ／ＣＡＳ（ｆ），内部ライ
トイネーブル信号ｉｎｔ／ＷＥ（ｈ）およびテストイネ
ーブル信号／ＴＥ（ｉ）が“Ｈ”レベルに同時に立上が
り、それぞれの初期状態に到達する。パワーオンリセッ
ト信号ＰＯＲは前述のように、その立上がりから所定の
リセット期間内“Ｈ”レベルを維持し、時刻ｔ3 におい
て“Ｌ”レベルに立下がる。
【００３６】このパワーオンリセット信号ＰＯＲは、図
５に示すように／ＲＡＳ入力回路１０およびテストモー
ドコントローラ１４をはじめとするＤＲＡＭ内部の各部
に供給され、したがってこのリセット期間中は図７に示
すＤＲＡＭ内部の各部における信号はそれぞれ初期状態
を維持する。特に、テストモードに注目すると、図７
（ｉ）に示すようにテストイネーブル信号／ＴＥはリセ
ット期間中“Ｈ”レベルに維持されており、この期間中
にＤＲＡＭがテストモードに入ることは阻止される。
【００３７】一方、図８は、ＤＲＡＭへの電源投入後で
前述のリセット期間も経過した後に、外部ロウアドレス
ストローブ信号／ＲＡＳ，外部コラムアドレスストロー
ブ信号／ＣＡＳおよび外部ライトイネーブル信号／ＷＥ
が同時に立上がっている状態の動作を示している。この
図８の場合、時刻ｔ3 から上記３つの外部制御信号はゆ
っくりと立上がって“Ｈ”レベルに達する。そしてこれ
に応じて、対応する３つの内部制御信号、すなわち内部
ロウアドレスストローブ信号ｉｎｔ／ＲＡＳ，内部コラ
ムアドレスストローブ信号ｉｎｔ／ＣＡＳおよび内部ラ
イトイネーブル信号ｉｎｔ／ＷＥもそれぞれ、対応の外
部制御信号が“Ｈ”レベルと認識されるしきい値レベル
に達した時点で“Ｈ”レベルに急峻に立上がっている。
【００３８】なお、テストイネーブル信号／ＴＥは、リ
セット期間中“Ｈ”レベルに初期設定され、このリセッ
ト期間中ＤＲＡＭがテストモードへ入ることを阻止して
いる。
【００３９】
【発明が解決しようとする課題】ところで、図８に示し
た動作においては、３つの内部制御信号が立上がるタイ
ミングには上述のように僅かなずれが生じる場合があ
る。たとえば図８に示すように、内部ロウアドレススト
ローブ信号ｉｎｔ／ＲＡＳが時刻ｔ4 で急峻に立上がる
一方で、内部コラムアドレスストローブ信号ｉｎｔ／Ｃ
ＡＳおよび内部ライトイネーブル信号／ＷＥが少し遅れ
て時刻ｔ5 で急峻に立上がるような場合も起こり得る。
このような場合には、時刻ｔ4 とｔ5 との間において、
偶然に、内部ロウアドレスストローブ信号ｉｎｔ／ＲＡ
Ｓは“Ｈ”レベルとなり、かつ内部コラムアドレススト
ローブ信号ｉｎｔ／ＣＡＳおよび内部ライトイネーブル
信号ｉｎｔ／ＷＥは“Ｌ”レベルとなり、テストモード
コントローラ１４は、前述のＪＥＤＥＣの規格によるテ
ストモード設定のための前提条件が満たされていると誤
って認識してしまうことになる。
【００４０】したがって、このような場合に、たとえば
外部ロウアドレスストローブ信号／ＲＡＳのしきい値付
近のノイズ等による変動により内部ロウアドレスストロ
ーブ信号ｉｎｔ／ＲＡＳが一時的に“Ｈ”レベルから
“Ｌ”レベルに立下がるようなことがあると（図８
（ｄ）の破線で示した部分）、テストモードコントロー
ラ１４はこれに応じて、テストモードを指定するテスト
イネーブル信号／ＴＥを誤って発生してしまうことにな
る（図８（ｉ）の破線部）。その結果、ＤＲＡＭは、ユ
ーザの意向に反して、電源投入直後に不必要にテストモ
ードに入ってしまい、ＤＲＡＭの誤動作を引き起こして
いた。
【００４１】この発明の目的は、上記のような問題を解
決し、電源投入後、外部制御信号によってテストモード
が指示されていないにもかかわらず誤ってテストモード
になることを防止した半導体記憶装置を提供することで
ある。
【００４２】
【課題を解決するための手段】この発明に係る半導体記
憶装置は、メモリセルアレイと、外部制御信号に応答し
て、メモリセルアレイからのデータの読出およびメモリ
セルアレイへのデータの書込を実行する内部回路手段
と、外部制御信号の論理レベルの所定の変化に応じて、
メモリセルアレイのテストモードを設定するテストモー
ド設定手段と、電源の投入に応じて、内部回路手段およ
びテストモード設定手段を所定期間にわたって初期状態
に設定するリセットパルスを発生するリセットパルス発
生手段と、電源投入時および電源投入後における外部制
御信号の論理レベルに応じて、所定期間を変化させる手
段とを備えている。
【００４３】この発明の他の局面に従えば、半導体記憶
装置は、メモリセルアレイと、外部制御信号に応答し
て、メモリセルアレイからのデータの読出およびメモリ
セルアレイへのデータの書込を実行する内部回路手段
と、外部制御信号の論理レベルの所定の変化に応じて、
テストモードを設定するテストモード設定手段と、電源
の投入に応じて、一定の第１の持続期間を有する第１の
パルスを発生する第１のパルス発生手段と、電源投入時
および投入後における外部制御信号の論理レベルに応じ
て、可変の第２の持続期間を有する第２のパルスを発生
する第２のパルス発生手段と、第１および第２のパルス
の論理和に相当するリセットパルスを発生して、リセッ
トパルスの持続期間の間内部回路手段およびテストモー
ド設定手段を初期状態に設定するリセットパルス発生手
段とを備える。
【００４４】
【作用】この発明に係る半導体記憶装置においては、電
源投入時および電源投入後の外部制御信号の論理レベル
に応じて、テストモード設定手段のリセット期間を可変
にすることにより、電源投入後半導体記憶装置が誤って
テストモードに入ることを防止することができる。
【００４５】この発明に係る半導体記憶装置においては
さらに、電源の投入に応じて発生する一定の第１の持続
期間を有する第１のパルスと、電源投入時および投入後
における外部制御信号の論理レベルに応じて発生する可
変の第２の持続期間を有する第２のパルスとの論理和に
相当するリセットパルスによってテストモード設定手段
をリセットすることにより、電源投入後ノイズ等のため
に半導体記憶装置が誤ってテストモードに入ることを防
止することができる。
【００４６】
【実施例】図１は、この発明の一実施例によるＤＲＡＭ
の全体構成を示すブロック図である。図１を参照する
と、このＤＲＡＭは、図５に示した従来のＤＲＡＭとは
異なり、外部電源（図示せず）から供給される電源電圧
ＶCCを受けて、この電源電圧ＶCCの立上がり、すなわち
このＤＲＡＭへの電源投入に応じて、一定期間“Ｈ”レ
ベルとなる第１のパワーオンリセット信号ＰＯＲ１を発
生する電源パワーオンリセット回路１７と、外部ロウア
ドレスストローブ信号／ＲＡＳを受けて、この信号のレ
ベル変化に応じて変化する期間“Ｈ”レベルとなる第２
のパワーオンリセット信号ＰＯＲ２を発生する／ＲＡＳ
パワーオンリセット回路１８と、上記第１および第２の
パワーオンリセット信号ＰＯＲ１およびＰＯＲ２を受け
て、ＤＲＡＭ内部の所定の回路部をリセット状態に強制
的に維持するためのパワーオンリセット信号を発生する
パワーオンリセット回路１９とを備えている。
【００４７】ここで、図１の電源パワーオンリセット回
路１７は、図５の従来のＤＲＡＭにおけるパワーオンリ
セット回路１６と同一のものであるので、ここではその
詳細な説明は省略する。一方、／ＲＡＳパワーオンリセ
ット回路１８およびパワーオンリセット回路１９の詳細
を図２ないし図４を参照して説明する。
【００４８】まず、外部ロウアドレスストローブ信号／
ＲＡＳは、／ＲＡＳパワーオンリセット回路１８に与え
られ、接地電位と遅延回路１８ｄの入力との間に接続さ
れたＮチャネルトランジスタ１８ａのゲートに供給され
る。また、このトランジスタ１８ａと遅延回路１８ｄと
の間には、直列に接続された２段のインバータ１８ｂお
よび１８ｃが並列に接続されている。遅延回路１８ｄの
出力は、第２のパワーオンリセット信号ＰＯＲ２として
／ＲＡＳパワーオンリセット回路１８から出力され、パ
ワーオンリセット回路１９に与えられる。
【００４９】パワーオンリセット回路１９は、直列接続
されたＮＯＲゲート１９ａおよびインバータ１９ｂから
構成され、ＮＯＲゲート１９ａの一方の入力には、図１
の電源パワーオンリセット回路１７から第１のパワーオ
ンリセット信号ＰＯＲ１が印加される。一方、ＮＯＲゲ
ート１９ａの他方の入力には、上述の第２のパワーオン
リセット信号ＰＯＲ２が印加される。ＮＯＲゲート１９
ａの出力は、インバータ１９ｂで反転された後、パワー
オンリセット信号ＰＯＲとして、パワーオンリセット回
路１９から出力される。
【００５０】次に、図３および図４を参照して、図１の
実施例の動作について説明する。まず、図３は、図７の
従来例と同様に、ＤＲＡＭへの電源投入時において既
に、外部ロウアドレスストローブ信号／ＲＡＳ（ｃ），
外部コラムアドレスストローブ信号／ＣＡＳ（ｇ）およ
び外部ライトイネーブル信号／ＷＥ（ｉ）がすべて立上
がっている状態の動作を示している。
【００５１】この図３の場合、時刻ｔ2 において電源が
投入されて電源電圧ＶCC（ａ）が立上がるにつれて、第
１のパワーオンリセット信号ＰＯＲ１（ｂ），内部ロウ
アドレスストローブ信号ｉｎｔ／ＲＡＳ（ｆ），内部コ
ラムアドレスストローブ信号ｉｎｔ／ＣＡＳ（ｈ），内
部ライトイネーブル信号ｉｎｔ／ＷＥ（ｊ）およびテス
トイネーブル信号／ＴＥ（ｈ）が“Ｈ”レベルに同時に
立上がり、それぞれの初期状態に到達する。パワーオン
リセット信号ＰＯＲ１は、前述のように、その立上がり
から所定のリセット期間内“Ｈ”レベルを維持し、時刻
ｔ3 において“Ｌ”レベルに立下がる。
【００５２】一方、／ＲＡＳパワーオンリセット回路１
８においては、電源投入時（時刻ｔ 2 ）に外部ロウアド
レスストローブ信号／ＲＡＳは“Ｈ”レベルとなってい
るため、Ｎチャネルトランジスタ１８ａはオンしてお
り、遅延回路１８ｄへの入力は“Ｌ”レベルに保持され
る。したがって、／ＲＡＳパワーオンリセット回路１８
の出力である第２のパワーオンリセット信号ＰＯＲ２も
“Ｌ”レベルを保持する（図３（ｄ））。
【００５３】上述のような波形を有する第１および第２
のパワーオンリセット信号ＰＯＲ１およびＰＯＲ２を受
けて、パワーオンリセット回路１９は、それらの論理和
に相当するパワーオンリセット信号ＰＯＲ（図３
（ｅ））を出力して、テストモードコントローラ１４を
含むＤＲＡＭ内の各部に供給する。すなわち、パワーオ
ンリセット信号ＰＯＲは、第１および第２のパワーオン
リセット信号ＰＯＲ１およびＰＯＲ２が共に“Ｌ”レベ
ルになるまで“Ｈ”レベルを維持し、その期間中、テス
トモードコントローラ１４は強制的にリセットされて、
テストモードの設定は阻止される。そして、図３の場
合、このリセット期間は、実質的に第１のパワーオンリ
セット信号ＰＯＲ１のリセット期間によって決定されて
いる。
【００５４】一方、図４は、図８の従来例と同様に、Ｄ
ＲＡＭの電源投入後に、外部ロウアドレスストローブ信
号／ＲＡＳ，外部コラムアドレスストローブ信号／ＣＡ
Ｓおよび外部ライトイネーブル信号／ＷＥが同時に立上
がる場合の動作を示している。この図４の場合、時刻ｔ
3 から上記３つの外部制御信号はゆっくりと立上がって
“Ｈ”レベルに達する。そしてこれに応じて、対応する
３つの内部制御信号、すなわち内部ロウアドレスストロ
ーブ信号ｉｎｔ／ＲＡＳ，内部コラムアドレスストロー
ブ信号ｉｎｔ／ＣＡＳおよび内部ライトイネーブル信号
ｉｎｔ／ＷＥもそれぞれ“Ｈ”レベルに立上がってい
る。
【００５５】ここで、／ＲＡＳパワーオンリセット回路
１８においては、電源投入時（時刻ｔ2 ）に外部ロウア
ドレスストローブ信号／ＲＡＳは“Ｌ”レベルとなって
いるため、Ｎチャネルトランジスタ１８ａはオフしてい
る。この場合、インバータ１８ｂを構成するトランジス
タのサイズを適当に決定しておくことにより、電源投入
後に第２のパワーオンリセット信号ＰＯＲ２を“Ｈ”レ
ベルにすることができる（図４の（ｄ））。
【００５６】その後、外部ロウアドレスストローブ信号
／ＲＡＳが“Ｌ”レベルから“Ｈ”レベルに立上がる
と、Ｎチャネルトランジスタ１８ａがオンし、第２のパ
ワーオンリセット信号ＰＯＲ２は、遅延回路１８ｄによ
る一定の遅延時間を伴って“Ｈ”レベルから“Ｌ”レベ
ルに立下がる（時刻ｔ6 ）。そして、その後外部ロウア
ドレスストローブ信号／ＲＡＳが“Ｌ”レベルに立下が
ったとしても、Ｎチャネルトランジスタ１８ａがオフし
て第２のパワーオンリセット信号ＰＯＲ２の“Ｌ”レベ
ルは維持されることになる。
【００５７】上述のような波形を有する第１および第２
のパワーオンリセット信号ＰＯＲ１およびＰＯＲ２を受
けてパワーオンリセット回路１９は、それらの論理和に
相当するパワーオンリセット信号ＰＯＲ（図４（ｅ））
を出力してテストモードコントローラ１４を含むＤＲＡ
Ｍ内の各部に供給する。すなわち、図４の場合には、パ
ワーオンリセット信号ＰＯＲのリセット期間は実質的に
第２のパワーオンリセット信号ＰＯＲ２によって決定さ
れ、そのリセット期間中、テストモードコントローラ１
４は強制的にリセットされてテストモードの設定は阻止
される。
【００５８】したがって、図４の場合には、たとえ図８
の従来例と同様に時刻ｔ4 とｔ5 との間で３つの内部制
御信号が偶発的にＪＥＤＥＣのテストモード設定条件を
満たすようなことがあっても、パワーオンリセット信号
ＰＯＲによってテストモードコントローラ１４はリセッ
トされているため、テストモードが設定されることはな
い。
【００５９】以上のように、この発明の実施例によれ
ば、ＤＲＡＭの電源投入時に外部ロウアドレスストロー
ブ信号／ＲＡＳが立上がっていないときに、外部ロウア
ドレスストローブ信号／ＲＡＳが完全に立上がるまでテ
ストモードコントローラ１４をリセットし続けることに
よって、電源投入後の外部ロウアドレスストローブ信号
ＲＡＳの立上がりのときにＤＲＡＭが誤ってテストモー
ドに設定されてしまうという誤動作を防止することがで
きる。
【００６０】
【発明の効果】以上のように、この発明による半導体記
憶装置は、メモリセルアレイと、外部制御信号に応答し
て、メモリセルアレイからのデータの読出およびメモリ
セルアレイへのデータの書込を実行する内部回路手段
と、外部制御信号の論理レベルの所定の変化に応じて、
メモリセルアレイのテストモードを設定するテストモー
ド設定手段と、電源の投入に応じて、内部回路手段およ
びテストモード設定手段を所定期間にわたって初期状態
に設定するリセットパルスを発生するリセットパルス発
生手段と、電源投入時および投入後における外部制御信
号の論理レベルに応じて、所定期間を変化させる手段と
を備えるように構成したので、電源投入後に半導体記憶
装置が誤ってテストモードに入ることを防止することが
できる。
【００６１】さらに、この発明による半導体記憶装置
は、メモリセルアレイと、外部制御信号に応答して、メ
モリセルアレイからのデータの読出およびメモリセルア
レイへのデータの書込を実行する内部回路手段と、外部
制御信号の論理レベルの所定の変化に応じて、テストモ
ードを設定するテストモード設定手段と、電源の投入に
応じて、一定の第１の持続期間を有する第１のパルスを
発生する第１のパルス発生手段と、電源投入時および投
入後における外部制御信号の論理レベルに応じて、可変
の第２の持続期間を有する第２のパルスを発生する第２
のパルス発生手段と、第１および第２のパルスの論理和
に相当するリセットパルスを発生して、リセットパルス
の持続期間の間内部回路手段およびテストモード設定手
段を初期状態に設定するリセットパルス発生手段とを備
えるように構成したので、電源投入後における外部制御
信号のノイズなどのために偶発的に半導体記憶装置が誤
ってテストモードに設定されることを防止することがで
きる。
【図面の簡単な説明】
【図１】この発明の一実施例によるＤＲＡＭを示すブロ
ック図である。
【図２】図１に示した／ＲＡＳパワーオンリセット回路
１８およびパワーオンリセット回路１９の詳細を示す回
路図である。
【図３】図１に示した実施例の動作を説明する波形図で
ある。
【図４】図１に示した実施例の動作を説明する波形図で
ある。
【図５】従来のＤＲＡＭの一例を示すブロック図であ
る。
【図６】図５に示したＤＲＡＭの動作を示す波形図であ
る。
【図７】図５に示したＤＲＡＭの動作を示す波形図であ
る。
【図８】図５に示したＤＲＡＭの動作を示す波形図であ
る。
【符号の説明】
１ メモリセルアレイ ２ ロウデコーダ ３ コラムデコーダ ４ アドレスバッファ ５ Ｉ／Ｏゲート ６ 入力バッファ ７ 出力バッファ ８ リフレッシュカウンタ ９ リフレッシュコントローラ １０ ／ＲＡＳ入力回路 １１ Ｉ／Ｏコントローラ １２ ／ＣＡＳ入力回路 １３ ／ＷＥ入力回路 １４ テストモードコントローラ １５ センスアンプ １６，１９ パワーオンリセット回路 １７ 電源パワーオンリセット回路 １８ ／ＲＡＳパワーオンリセット回路 なお、各図中、同一符号は同一または相当部分を示す。

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 メモリセルアレイと、 外部制御信号に応答して、前記メモリセルアレイからの
    データの読出および前記メモリセルアレイへのデータの
    書込を実行する内部回路手段と、 前記外部制御信号の論理レベルの所定の変化に応じて、
    前記メモリセルアレイのテストモードを設定するテスト
    モード設定手段と、 電源の投入に応じて、前記内部回路手段および前記テス
    トモード設定手段を所定期間にわたって初期状態に設定
    するリセットパルスを発生するリセットパルス発生手段
    と、 電源投入時および投入後における前記外部制御信号の論
    理レベルに応じて、前記所定期間を変化させる手段とを
    備えた、半導体記憶装置。
  2. 【請求項２】 メモリセルアレイと、 外部制御信号に応答して、前記メモリセルアレイからの
    データの読出および前記メモリセルアレイへのデータの
    書込を実行する内部回路手段と、 前記外部制御信号の論理レベルの所定の変化に応じて、
    前記メモリセルアレイのテストモードを設定するテスト
    モード設定手段と、 電源の投入に応じて、一定の第１の持続期間を有する第
    １のパルスを発生する第１のパルス発生手段と、 電源投入時および投入後における前記外部制御信号の論
    理レベルに応じて、可変の第２の持続期間を有する第２
    のパルスを発生する第２のパルス発生手段と、 前記第１および第２のパルスの論理和に相当するリセッ
    トパルスを発生して、前記リセットパルスの持続期間の
    間前記内部回路手段および前記テストモード設定手段を
    初期状態に設定するリセットパルス発生手段とを備え
    た、半導体記憶装置。
JP4186610A 1992-07-14 1992-07-14 半導体記憶装置 Withdrawn JPH0636593A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP4186610A JPH0636593A (ja) 1992-07-14 1992-07-14 半導体記憶装置
DE4322994A DE4322994C2 (de) 1992-07-14 1993-07-09 Halbleiterspeichervorrichtung und Verfahren zum Setzen des Test-Modus einer Halbleiterspeichervorrichtung
US08/088,641 US5365481A (en) 1992-07-14 1993-07-09 Semiconductor memory device having test mode and method of setting test mode
KR1019930012938A KR970006221B1 (ko) 1992-07-14 1993-07-09 반도체 기억장치
IT93MI001529A IT1265147B1 (it) 1992-07-14 1993-07-12 Dispositivo di memoria a semicondutttore avente modalita' di prova e metodo di settaggio della modalita' di prova

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4186610A JPH0636593A (ja) 1992-07-14 1992-07-14 半導体記憶装置

Publications (1)

Publication Number Publication Date
JPH0636593A true JPH0636593A (ja) 1994-02-10

Family

ID=16191591

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4186610A Withdrawn JPH0636593A (ja) 1992-07-14 1992-07-14 半導体記憶装置

Country Status (5)

Country Link
US (1) US5365481A (ja)
JP (1) JPH0636593A (ja)
KR (1) KR970006221B1 (ja)
DE (1) DE4322994C2 (ja)
IT (1) IT1265147B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002298594A (ja) * 2001-03-30 2002-10-11 Fujitsu Ltd アドレス発生回路
KR100857448B1 (ko) * 2007-06-11 2008-09-10 주식회사 하이닉스반도체 반도체 메모리 장치의 리셋펄스 생성회로

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE59010092D1 (de) * 1990-05-31 1996-03-07 Siemens Ag Integrierter Halbleiterspeicher
GB2283342B (en) * 1993-10-26 1998-08-12 Intel Corp Programmable code store circuitry for a nonvolatile semiconductor memory device
KR960008824B1 (en) * 1993-11-17 1996-07-05 Samsung Electronics Co Ltd Multi bit test circuit and method of semiconductor memory device
US5526311A (en) * 1993-12-30 1996-06-11 Intel Corporation Method and circuitry for enabling and permanently disabling test mode access in a flash memory device
US6587978B1 (en) 1994-02-14 2003-07-01 Micron Technology, Inc. Circuit and method for varying a pulse width of an internal control signal during a test mode
US5831918A (en) 1994-02-14 1998-11-03 Micron Technology, Inc. Circuit and method for varying a period of an internal control signal during a test mode
JPH08153400A (ja) * 1994-11-29 1996-06-11 Mitsubishi Electric Corp Ｄｒａｍ
US5991214A (en) * 1996-06-14 1999-11-23 Micron Technology, Inc. Circuit and method for varying a period of an internal control signal during a test mode
US6115307A (en) * 1997-05-19 2000-09-05 Micron Technology, Inc. Method and structure for rapid enablement
JPH1116395A (ja) * 1997-06-25 1999-01-22 Mitsubishi Electric Corp 半導体記憶装置
JP3180728B2 (ja) * 1997-07-25 2001-06-25 日本電気株式会社 半導体記憶装置
IT1296908B1 (it) * 1997-12-29 1999-08-02 Sgs Thomson Microelectronics Metodo e relativo circuito per regolare la durata di un segnale di sincronismo atd per temporizzare l'accesso ad una memoria non-volatile
JPH11353900A (ja) 1998-06-11 1999-12-24 Mitsubishi Electric Corp 半導体装置
JP3292145B2 (ja) * 1998-06-26 2002-06-17 日本電気株式会社 半導体記憶装置
JP3987674B2 (ja) * 2000-06-01 2007-10-10 富士通株式会社 半導体集積回路
JP4338548B2 (ja) * 2004-02-26 2009-10-07 Ｏｋｉセミコンダクタ株式会社 パワーオンリセット回路および半導体集積回路
KR100824777B1 (ko) * 2007-02-07 2008-04-24 삼성전자주식회사 로우 경로와 칼럼 경로에 대해 다른 초기화 시점을 가지는반도체 메모리 장치 및 반도체 메모리 장치의 초기화 방법
KR20100005610A (ko) * 2008-07-07 2010-01-15 주식회사 하이닉스반도체 반도체 메모리 디바이스의 테스트모드 제어 회로 및 방법
US8069385B1 (en) * 2008-07-14 2011-11-29 T-Ram Semiconductor, Inc. Programmable built-in self-test architecture
JP4856208B2 (ja) * 2009-03-30 2012-01-18 株式会社東芝 半導体装置
KR101646910B1 (ko) * 2011-01-11 2016-08-09 페어차일드코리아반도체 주식회사 파워 온 리셋 회로를 포함하는 반도체 소자
KR20120087720A (ko) * 2011-01-28 2012-08-07 에스케이하이닉스 주식회사 상변화 메모리 장치
US9213063B2 (en) 2014-03-26 2015-12-15 Freescale Semiconductor, Inc. Reset generation circuit for scan mode exit
CN108684207A (zh) 2017-06-13 2018-10-19 深圳市汇顶科技股份有限公司 光学生物识别模组、显示装置以及电子设备
CN109863410B (zh) * 2017-09-19 2021-03-05 深圳市汇顶科技股份有限公司 上电复位时间的测量方法及系统

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2624654B2 (ja) * 1986-10-15 1997-06-25 株式会社東芝 パワーオンリセツト回路
JPH0229118A (ja) * 1988-05-27 1990-01-31 Advanced Micro Devices Inc Ｃｍｏｓパワーオン・リセット回路
JP2568455B2 (ja) * 1990-08-16 1997-01-08 三菱電機株式会社 半導体記憶装置
US5134587A (en) * 1990-08-17 1992-07-28 Sgs-Thomson Microelectronics, Inc. Semiconductor memory with automatic test mode exit on chip enable
US5134586A (en) * 1990-08-17 1992-07-28 Sgs-Thomson Microelectronics, Inc. Semiconductor memory with chip enable control from output enable during test mode
JPH04119600A (ja) * 1990-09-10 1992-04-21 Mitsubishi Electric Corp テストモード機能内蔵ダイナミックランダムアクセスメモリ装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002298594A (ja) * 2001-03-30 2002-10-11 Fujitsu Ltd アドレス発生回路
KR100857448B1 (ko) * 2007-06-11 2008-09-10 주식회사 하이닉스반도체 반도체 메모리 장치의 리셋펄스 생성회로

Also Published As

Publication number Publication date
KR940003039A (ko) 1994-02-19
ITMI931529A0 (it) 1993-07-12
DE4322994A1 (de) 1994-01-20
ITMI931529A1 (it) 1995-01-12
KR970006221B1 (ko) 1997-04-24
DE4322994C2 (de) 1996-01-11
IT1265147B1 (it) 1996-10-31
US5365481A (en) 1994-11-15

Similar Documents

Publication Publication Date Title
KR970006221B1 (ko) 반도체 기억장치
US5204837A (en) Semiconductor memory device having test mode
JP2856598B2 (ja) ダイナミックランダムアクセスメモリ装置
US7251171B2 (en) Semiconductor memory and system apparatus
US5251178A (en) Low-power integrated circuit memory
US6934211B2 (en) DRAM with refresh control function
KR940006150A (ko) 반도체 기억장치
JP2762833B2 (ja) ダイナミック型ランダムアクセスメモリ装置
JPH05266657A (ja) ダイナミック型半導体メモリ
US5295110A (en) Semiconductor memory device incorporated with self-refresh circuit
US5875132A (en) Semiconductor memory device for storing data comprising of plural bits and method for operating the same
US5270982A (en) Dynamic random access memory device improved in testability without sacrifice of current consumption
US4934826A (en) Block partitioned dynamic semiconductor memory device
US20060209610A1 (en) Semiconductor memory and method for analyzing failure of semiconductor memory
JPH0799619B2 (ja) 半導体記憶装置
KR100191023B1 (ko) 외부 입출력제어신호에 대한 입력버퍼회로의 관통전류를 제어 할 수 있는 다이나믹형 반도체 기억장치
KR970007103B1 (ko) 반도체 기억 장치
US6330198B1 (en) Semiconductor storage device
US20040047225A1 (en) Semiconductor device having shared sense amplifier configuration
KR20080025325A (ko) 메모리 및 데이터 리프레싱 방법
US6477096B1 (en) Semiconductor memory device capable of detecting memory cell having little margin
US20010053098A1 (en) Semiconductor memory device having reduced current consumption at internal boosted potential
JPH0554640A (ja) 半導体記憶装置
JPH06349270A (ja) 半導体記憶装置
JP3192709B2 (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19991005