KR910020556A - 정보처리장치의 테스트 용이화회로 - Google Patents

정보처리장치의 테스트 용이화회로 Download PDF

Info

Publication number
KR910020556A
KR910020556A KR1019910007836A KR910007836A KR910020556A KR 910020556 A KR910020556 A KR 910020556A KR 1019910007836 A KR1019910007836 A KR 1019910007836A KR 910007836 A KR910007836 A KR 910007836A KR 910020556 A KR910020556 A KR 910020556A
Authority
KR
South Korea
Prior art keywords
processing unit
central processing
information processing
input
peripheral device
Prior art date
Application number
KR1019910007836A
Other languages
English (en)
Other versions
KR950009691B1 (ko
Inventor
마코토 시노하라
Original Assignee
아오이 죠이치
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이치, 가부시키가이샤 도시바 filed Critical 아오이 죠이치
Publication of KR910020556A publication Critical patent/KR910020556A/ko
Application granted granted Critical
Publication of KR950009691B1 publication Critical patent/KR950009691B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test input/output devices or peripheral units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/28—Error detection; Error correction; Monitoring by checking the correct order of processing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Microcomputers (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

내용 없음

Description

정보처리장치의 테스트 용이화회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 1실시예를 나타낸 블럭구성도, 제2도는 제1도에 도시한 구성의 동작을 설명하기 위한 동작 설명도, 제3도는 제1도에 도시한 구성의 테스트동작에서의 동작과 테스트벡터 및 테스트시간의 관계를 나타낸 도면.

Claims (3)

  1. 중앙처리유니트(16)와 주변장치(3)가 어드레스 버스(12) 및 데이타 버스(13)를 매개하여 접속되어 이루어진 정보처리장치와, 상기 어드레스 버스(12) 및 데이타 버스(13)와 외부간에서 어드레스신호 및 데이타를 입출력하는 입출력수단(4), 상기 주변장치(3)를 테스트할 때에 상기 어드레스 버스(12) 및 데이타 버스(13)를 상기 중앙처리유니트(16)로부터 분리해 내는 것과 테스트대상으로 되는 상기 주변장치(3)의 입출력동작, 상기 입출력수단(4)의 입출력동작 및 상기 중앙처리 유니트(16)의 동작을 제어하는 제어수단(14)이 동일한 반도체 기판상에 형성되어 구성된 것을 특징으로 하는 정보처리장치의 테스트용이화회로.
  2. 제1항에 있어서, 상기 제어수단(14)은 상기 데이타 버스(13)를 상기 중앙처리유니트(16)로부터 소프트웨어적으로 분리시키도록 상기 중앙처리유니트(16)를 제어하는 것을 특징으로 하는 정보처리장치의 테스트용이화회로.
  3. 제1항에 있어서, 상기 제어수단(14)은 상기 데이트대상으로 되는 상기 주변장치(3)에 어드레스신호가 상기 중앙처리유니트(16)로부터 연속적으로 공급되도록 상기 중앙처리유니트(16)를 제어하고, 상기 중앙처리유니트(16)에 대해 어드레스신호를 프리세트시키는 것을 특징으로 하는 정보처리장치의 테스트용이화회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
KR1019910007836A 1990-05-16 1991-05-15 정보처리장치의 테스트용이화회로 KR950009691B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2124037A JP2619112B2 (ja) 1990-05-16 1990-05-16 情報処理装置のテスト容易化回路
JP2-124037 1990-05-16

Publications (2)

Publication Number Publication Date
KR910020556A true KR910020556A (ko) 1991-12-20
KR950009691B1 KR950009691B1 (ko) 1995-08-26

Family

ID=14875463

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910007836A KR950009691B1 (ko) 1990-05-16 1991-05-15 정보처리장치의 테스트용이화회로

Country Status (5)

Country Link
US (1) US5363380A (ko)
EP (1) EP0457115B1 (ko)
JP (1) JP2619112B2 (ko)
KR (1) KR950009691B1 (ko)
DE (1) DE69121292T2 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05233352A (ja) * 1992-02-19 1993-09-10 Nec Corp マイクロプロセッサ
FR2697356B1 (fr) * 1992-10-22 1994-12-09 Sagem Circuit intégré à la demande à microprocesseur.
US5432464A (en) * 1993-09-29 1995-07-11 Societe D'applications Generales D'electricite Et De Mecanique Sagem Application specific integrated circuit including a microprocessor for customized functions as defined by the user
JPH07110803A (ja) * 1993-10-13 1995-04-25 Nec Corp シングルチップマイクロコンピュータ
JP4899248B2 (ja) * 2001-04-02 2012-03-21 富士通セミコンダクター株式会社 半導体集積回路
US7673177B2 (en) * 2003-07-01 2010-03-02 Samsung Electronics Co., Ltd. Circuit and method for providing PCB power-on self test capability for peripheral devices
JP2005316643A (ja) * 2004-04-28 2005-11-10 Fuji Xerox Co Ltd 無線データ送受信システムのｃｐｕエミュレータ
CN104182316A (zh) * 2013-05-22 2014-12-03 鸿富锦精密工业(武汉)有限公司 转换装置
CN104216464A (zh) * 2013-05-31 2014-12-17 鸿富锦精密工业(武汉)有限公司 转换装置
JP6241323B2 (ja) * 2014-03-06 2017-12-06 富士通株式会社 スイッチ装置、情報処理装置、情報処理装置の制御方法および情報処理装置の制御プログラム

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3921142A (en) * 1973-09-24 1975-11-18 Texas Instruments Inc Electronic calculator chip having test input and output
US4334268A (en) * 1979-05-01 1982-06-08 Motorola, Inc. Microcomputer with branch on bit set/clear instructions
JPS60207942A (ja) * 1984-03-30 1985-10-19 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 記憶コントロ−ラおよび記憶装置検査装置
US4878168A (en) * 1984-03-30 1989-10-31 International Business Machines Corporation Bidirectional serial test bus device adapted for control processing unit using parallel information transfer bus
US4654804A (en) * 1984-07-23 1987-03-31 Texas Instruments Incorporated Video system with XY addressing capabilities
US5032783A (en) * 1985-10-23 1991-07-16 Texas Instruments Incorporated Test circuit and scan tested logic device with isolated data lines during testing
JPH0821028B2 (ja) * 1986-04-23 1996-03-04 株式会社日立製作所 デ−タ処理装置
JPS6349870A (ja) * 1986-08-19 1988-03-02 Mitsubishi Electric Corp マイクロコンピユ−タ
KR880014482A (ko) * 1987-05-27 1988-12-24 미다 가쓰시게 반도체 집적회로 장치
JP2760157B2 (ja) * 1991-01-23 1998-05-28 日本電気株式会社 Ｌｓｉテスト方法

Also Published As

Publication number Publication date
JP2619112B2 (ja) 1997-06-11
EP0457115B1 (en) 1996-08-14
US5363380A (en) 1994-11-08
KR950009691B1 (ko) 1995-08-26
DE69121292D1 (de) 1996-09-19
JPH0424749A (ja) 1992-01-28
DE69121292T2 (de) 1997-02-06
EP0457115A2 (en) 1991-11-21
EP0457115A3 (en) 1992-11-04

Similar Documents

Publication Publication Date Title
DE60130830D1 (de) Gerät und Verfahren zur Erzeugnung von Unterbrechungssignalen
KR900005472A (ko) 검사 버퍼/레지스터
KR910020556A (ko) 정보처리장치의 테스트 용이화회로
KR910020554A (ko) 정보처리장치의 테스트 용이화 회로
KR870010444A (ko) 데이터 프로세서
KR920001212A (ko) 반도체장치의 테스트방법
KR920013460A (ko) 센스 앰프의 출력 제어회로
KR870009315A (ko) 전자식 금전 등록기
KR910008586A (ko) 복수의 입출력 장치로부터의 인터럽트 요구에 대하여 우선권을 판정하여 인터럽트 벡터를 생성하는 인터럽트 콘트롤러를 구비한 프로그래머블 콘트롤러(programmable controller)
KR910018916A (ko) 정보처리장치
KR920010308A (ko) 집적회로 검사장치
KR920021995A (ko) Ic 시험장치
KR930020652A (ko) 대규모 집적 회로 장치
KR930005366A (ko) 유효 데이타만을 출력하는 장치 및 방법과 메모리 장치
KR940012128A (ko) 마이크로 컴퓨터
KR920000037A (ko) 데이터 처리장치
KR910020722A (ko) 집적 반도체 메모리
KR970076252A (ko) 마이크로컴퓨터
KR900019496A (ko) 영상신호 처리장치
KR950006559A (ko) 피드백 장치 및 이 피드백 장치와 함께 사용하기 위한피드백 회로
KR920017129A (ko) 메모리 시험장치
KR970072238A (ko) 디스크리트 소자 테스트 장치
KR900005003A (ko) 컴퓨터를 이용한 다수대 염색기 제어시스템
KR970071490A (ko) 씨디-롬 드라이브용 디지탈 시그널 프로세서 칩 검사 장치
KR890015148A (ko) 탁상용 전자계산기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

G160 Decision to publish patent application
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030801

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee