KR920017129A - 메모리 시험장치 - Google Patents

메모리 시험장치 Download PDF

Info

Publication number
KR920017129A
KR920017129A KR1019920001824A KR920001824A KR920017129A KR 920017129 A KR920017129 A KR 920017129A KR 1019920001824 A KR1019920001824 A KR 1019920001824A KR 920001824 A KR920001824 A KR 920001824A KR 920017129 A KR920017129 A KR 920017129A
Authority
KR
South Korea
Prior art keywords
address
offset
given
calculation
memory
Prior art date
Application number
KR1019920001824A
Other languages
English (en)
Other versions
KR960008202B1 (ko
Inventor
히로미 오오시마
Original Assignee
오오우라 히로시
가부시끼가이샤 아드반테스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오오우라 히로시, 가부시끼가이샤 아드반테스트 filed Critical 오오우라 히로시
Publication of KR920017129A publication Critical patent/KR920017129A/ko
Application granted granted Critical
Publication of KR960008202B1 publication Critical patent/KR960008202B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

내용 없음

Description

메모리 시험장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도는 본 발명의 메모리 시험장치에 있어서의 패턴발생기의 구성을 나타내는 블록도, 제6도는 제5도에 있어서의 번지발생기(2A)에 의해 발생되는 번지 영역의 설명도.

Claims (2)

  1. 패턴발생기에 설치한 순서 제어부로 부터의 명령에 따라 X번지 연산부와 Y번지 연산부로 부터 피시험 메모리에 주는 X번지 신호와 Y번지 신호를 발생시키는 번지 발생부를 포함함 메모리 시험장치에 있어서, 바라는 X오프셋 값이 설정가능한 X오프셋 레지스터와 바라는 Y오프셋 값이 설정가능한 Y오프셋 레지스터와, 상기 X 번지 연산부의 출력 데이타가 한쪽의 입력에 주어지고, 상기 X오프셋 레지스터로 부터의 상기 X오프셋 값이 다른쪽의 입력에 주어지며, 그들 사이의 연산을 행하여 그 연산결과를 상기 X번지 신호로서 출력하는 제1연산수단과, 상기 Y번지 연산부의 출력데이타가 한쪽의 입력에 주어지고, 상기 Y오프 셋 레지스터로 부터의 상기 오프셋 값이 다른쪽의 입력에 주어지며, 그들 사이의 연산을 행하여 그 연산결과를 상기 Y번지 신호로서 출력하는 제2연산수단을 포함한 것을 특징으로 하는 메모리 시험장치.
  2. 제1항에 있어서, 상기 제1및 제2연산수단은 각각 제1및 제2가산 수단인 것을 특징으로 하는 메모리 시험장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920001824A 1991-02-18 1992-02-08 임의주소발생기능을 갖는 메모리 시험장치 KR960008202B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP3023370A JP3001012B2 (ja) 1991-02-18 1991-02-18 メモリ試験装置
JP91-23370 1991-02-18

Publications (2)

Publication Number Publication Date
KR920017129A true KR920017129A (ko) 1992-09-26
KR960008202B1 KR960008202B1 (ko) 1996-06-20

Family

ID=12108667

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920001824A KR960008202B1 (ko) 1991-02-18 1992-02-08 임의주소발생기능을 갖는 메모리 시험장치

Country Status (2)

Country Link
JP (1) JP3001012B2 (ko)
KR (1) KR960008202B1 (ko)

Also Published As

Publication number Publication date
JPH04264275A (ja) 1992-09-21
KR960008202B1 (ko) 1996-06-20
JP3001012B2 (ja) 2000-01-17

Similar Documents

Publication Publication Date Title
KR880008342A (ko) 반도체 집적회로
KR930006573A (ko) 변환 가능한 에너지 계기
KR890015125A (ko) 정보처리장치의 자기시험회로
KR910018812A (ko) 다중 주파수 회로용 스캔 검사 회로
KR970703535A (ko) 회로시험장치
KR910014951A (ko) 메모리 시험장치
KR970029883A (ko) 고주파수 동작을 하는 반도체 메모리 장치의 테스트 회로 및 방법
KR910020556A (ko) 정보처리장치의 테스트 용이화회로
KR940006028A (ko) 시각 시뮬레이션장치
KR950019757A (ko) 고속화한 시험패턴 발생기
KR920017129A (ko) 메모리 시험장치
KR970049538A (ko) 스캔 테스트 장치
US5852618A (en) Multiple bit test pattern generator
KR970705758A (ko) 시험 패턴 발생기(test pattern generator)
KR930000957A (ko) 응답 신호 컴팩트 방법 및 장치
KR920021995A (ko) Ic 시험장치
KR960019322A (ko) 반도체 메모리 시험장치
KR970071490A (ko) 씨디-롬 드라이브용 디지탈 시그널 프로세서 칩 검사 장치
KR890015148A (ko) 탁상용 전자계산기
SU1667041A1 (ru) Устройство дл ввода информации
KR940017196A (ko) 그래픽 전용 제어 회로
KR910014952A (ko) 셀프체크회로부착 패턴메모리회로
KR960024424A (ko) 롬(rom) 소자 테스트 방법 및 시스템
KR920004857A (ko) 집적회로검사장치
JPS63103985A (ja) 集積回路素子検査装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080530

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee