KR940017196A - 그래픽 전용 제어 회로 - Google Patents

그래픽 전용 제어 회로 Download PDF

Info

Publication number
KR940017196A
KR940017196A KR1019920026876A KR920026876A KR940017196A KR 940017196 A KR940017196 A KR 940017196A KR 1019920026876 A KR1019920026876 A KR 1019920026876A KR 920026876 A KR920026876 A KR 920026876A KR 940017196 A KR940017196 A KR 940017196A
Authority
KR
South Korea
Prior art keywords
signal
plane
data
output
mask
Prior art date
Application number
KR1019920026876A
Other languages
English (en)
Other versions
KR950000355B1 (ko
Inventor
김대현
장철호
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019920026876A priority Critical patent/KR950000355B1/ko
Publication of KR940017196A publication Critical patent/KR940017196A/ko
Application granted granted Critical
Publication of KR950000355B1 publication Critical patent/KR950000355B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Image Generation (AREA)

Abstract

본 발명은 그래픽 기능을 필요로 하는 시스템에서 사용되는 모니터 상에 원하는 기능을 수행하는 데 필요한 하드웨어적 요인들을 회로로 구현한 그래픽 펑션 실현을 위한 그래픽 전용 제어 회로에 관한 것으로, 간단한 그래픽 콘트롤러를 구현하므로써 게이트의 축소로 비용의 절감 효과가 있으며, 내부 레지스터의 단순화로 소프트웨어의 프로그램 작성이 편리하게 되는 효과가 있다.

Description

그래픽 전용 제어 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명에 따른 시스템 블럭 구성도, 제 2 도는 그래픽 콘트롤러의 내부 구성도, 제 3 도는 펑션 콘트롤러의 내부 구성도.

Claims (7)

  1. 데이타와 어드레스, 쓰기 신호를 출력하는 CPU(1), 상기 CPU(1)로부터의 출력을 인가받아 플레인 읽기, 펑션_모드, 플레인_컬러, 픽셀_마스크, 플레인_마스크 신호를 출력하는 그래픽 래지스트 수단(2), 상기 CPU(1)로부터의 8비트 데이타 읽기 신호를 인가받고 상기 그래픽 레지스트 수단(2)으로부터 출력을 인가받아 32비트의 레지스트 출력을 내는 그래픽 콘트롤 수단(3), 메모리로부터 입/출력되는 4바이트 래치로 구성되는 4-플레인(4), 상기 4-플레인(4)과 8비트 데이타를 송수신하는 메모리 수단(5)을 구비하는 그래픽 전용 회로에 있어서; 상기 4-플레인(4)으로부터 래치 데이타 신호를 인가받고상기 그래픽 레지스트 수단(2)에 연결되어 CPU_읽기 신호를 출력하는 플레인 읽기 선택 수단(6), 상기 4-플레인(4)과 상기 그래픽 래지스트 수단(2)과 상기 펑션 콘트롤 수단(7)에 연결되어 데이타 선택 신호를 출력하는 데이타 선택 수단(8),상기 4-플레인(4)과 상기 그래픽 레지스트 수단(2)과 상기 데이타 선택 수단(8)에 연결되어 픽셀_마스크 신호를 출력하는픽셀 마스크 수단(9), 상기 그래픽 레지스트 수단(2)으로부터의 플레인_마스크 신호를 인가받고, 펑션_모드 신호의 반전신호를 선택단자 S로 인가받아 멀티플렉싱하는 멀티플렉서(12), 상기 4-플레인(4)과 상기 멀티플렉서(12)에 연결되어 플레인_마스크 신호를 출력하는 플레인 마스크 수단(10) 및 상기 4-플레인(4)과 상기 그래픽 레지스트 수단(2)과 플레인 입력 데이타를 출력하는 래치 데이타 선택수단(11)을 구비하는 그래픽 콘트롤 수단을 구비하는 것을 특징으로 하는 그래픽전용 제어회로.
  2. 제 1 항에 있어서, 상기 플레인 읽기 선택수단(6)은; 상기 4-플레인(4)으로부터 래치 데이타 신호를 인가받고, 상기 레지스터(2)로부터 읽기_플레인 신호를 인가받아 CPU_읽기 신호를 출력하는 제 1 내지 제 4 스리 스테이트 버퍼로 구비하고있는 것을 특징으로 하는 그래픽 전용 제어 회로.
  3. 제 1 항에 있어서, 상기 펑션 콘트롤러(7)는; 래치_데이타 신호를 인가받아 인버터 기능을 수행하는 반전수단(13), 상기래치_데이타 신호와 CPU_데이타 신호를 인가받아 논리곱 연산하는 논리곱 연산수단(14), 상기 래치_데이타 신호와 CPU_데이타 신호를 인가받아 배타적 논리합 연산하는 배타적 논리합 연산수단(15), 상기 CPU_데이타 신호를 인가받아 CPU_데이타를 통과시키는 CPU_데이타 패스 기능수단(16), 상기 4개의 기능수단(13 내지 16)의 각각의 출력을 인가받아 상기 그래픽 레지스트 수단(2)으로부터의 펑션_모드신호를 S0, S1단자로 인가받아 멀티플렉싱하여 32비트의 출력신호를 내도록 하는 멀티플렉서(17)를 구비하고 있는 것을 특징으로 하는 그래픽 전용 제어 회로.
  4. 제 1항에 있어서, 상기 데이타 선택수단(8)은; 상기 펑션 콘트롤러(7)로부터의 32비트 출력 데이타와 플레인 컬러 데이터를 B[2]신호에 따라 다중화하여 32비트 출력 데이타를 내는 다중화 수단을 구비하고 있는 것을 특징으로 하는 그래픽전용 제어 회로.
  5. 제 1 항에 있어서, 상기 픽셀 마스크수단(9)은; 상기 4-플레인(4)으로부터 래치 데이타 신호를 인가받고, 상기 그래픽레지스터(2)로부터 픽셀_마스크 신호를 인가받고, 상기 데이타 선택수단(8)으로부터의 데이타 선택 신호에 따라 픽셀_마스크 신호를 출력하는 다중화 수단을 구비하고 있는 것을 특징으로 하는 그래픽 전용 제어 회로.
  6. 제 1 항에 있어서, 상기 플레인 마스크수단(10)은; 상기 4-플레인(4)으로부터 래치 데이타 신호를 인가받고, 상기 픽셀마스크 수단(9)으로부터의 출력을 인가받아 상기 멀티플렉서(12)로부터의 출력을 선택단자로 인가받아 4플레인에 각각 부여하기 위한 제 1 내지 제 4 다중화 수단을 구비하고 있는 것을 특징으로 하는 그래픽 전용 제어 회로.
  7. 제 1 항에 있어서, 상기 래치 데이타 선택수단(11)은; 상기 4-플레인(4)으로부터 래치 데이타 신호를 인가받고 상기 플레인 마스크부(10)의 플레인_마스크 출력신호를 인가받으며, 상기 그래픽 레지스터(2)로부터 펑션_모드 신호[B]를 선택단자로 인가받아 플레인 입력 데이타를 출력하기 위한 다중화 수단을 구비하고 있는 것을 특징으로 하는 그래픽 전용 제어 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920026876A 1992-12-30 1992-12-30 그래픽 전용 제어 회로 KR950000355B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920026876A KR950000355B1 (ko) 1992-12-30 1992-12-30 그래픽 전용 제어 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920026876A KR950000355B1 (ko) 1992-12-30 1992-12-30 그래픽 전용 제어 회로

Publications (2)

Publication Number Publication Date
KR940017196A true KR940017196A (ko) 1994-07-26
KR950000355B1 KR950000355B1 (ko) 1995-01-13

Family

ID=19348027

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920026876A KR950000355B1 (ko) 1992-12-30 1992-12-30 그래픽 전용 제어 회로

Country Status (1)

Country Link
KR (1) KR950000355B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000055057A (ko) * 1999-02-03 2000-09-05 김형벽 인버터 시스템의 시퀀스 프로그래머 구현 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000055057A (ko) * 1999-02-03 2000-09-05 김형벽 인버터 시스템의 시퀀스 프로그래머 구현 장치

Also Published As

Publication number Publication date
KR950000355B1 (ko) 1995-01-13

Similar Documents

Publication Publication Date Title
KR970012153A (ko) 데이타 프로세서 및 중단점 작동 실행 방법
KR940017196A (ko) 그래픽 전용 제어 회로
JP2005228055A (ja) メモリ制御用ｉｃ
SU807272A1 (ru) Устройство дл вычислени булевыхфуНКций
KR960018958A (ko) 다중 프로세서 시스템에서 아토믹 명령어 수행시 데이타 버퍼를 사용한 메인 메모리 액세스 장치
KR970012172A (ko) 멀티 마이크로 프로세서용 버스제어(bus controller)장치
SU1188737A1 (ru) Устройство формировани адресов
KR920017129A (ko) 메모리 시험장치
JPH04333954A (ja) 情報処理装置
KR19980072575A (ko) Pci-버스와 y-버스간의 인터페이스 콘트롤장치
KR970007624A (ko) 소프트웨어 제어에 의한 인터럽트 선택회로
JPH06103024A (ja) Ｃｐｕにおけるビット演算用制御装置
KR930008589A (ko) 프린터 포트상의 중국 문자형 또는 도형 발생장치
KR19990028698U (ko) 데이터 피드백을 갖는 디지털 출력회로
JPS63188232A (ja) マイクロプログラム制御装置
JPH0673106B2 (ja) パイプライン回路
KR940015802A (ko) 그래픽 모드의 텍스트 생성을 위한 실제 어드레스 발생기
KR930010727A (ko) 컴퓨터 시스템의 dma 어드레스 확장장치
KR970016989A (ko) 전자 계산기의 클리어 기능을 갖는 온 키 처리 회로
KR930014004A (ko) 마이크로 프로세서 데벨로프 시스템
KR940002723A (ko) 다중 프로세서의 인터페이스 장치
JPH04352238A (ja) 半導体集積回路
KR960002001A (ko) 롬(rom) 코드 검증 장치
KR970057705A (ko) 고속 이진 영상 프로젝션(Projection) 처리 장치
KR910015943A (ko) 필드 속성 발생회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20011214

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee