KR910018812A - 다중 주파수 회로용 스캔 검사 회로 - Google Patents

다중 주파수 회로용 스캔 검사 회로 Download PDF

Info

Publication number
KR910018812A
KR910018812A KR1019910006305A KR910006305A KR910018812A KR 910018812 A KR910018812 A KR 910018812A KR 1019910006305 A KR1019910006305 A KR 1019910006305A KR 910006305 A KR910006305 A KR 910006305A KR 910018812 A KR910018812 A KR 910018812A
Authority
KR
South Korea
Prior art keywords
circuit
circuitry
module
modules
clock
Prior art date
Application number
KR1019910006305A
Other languages
English (en)
Other versions
KR100220001B1 (ko
Inventor
스리드하 티루말라이
Original Assignee
엔. 라이스 머레트
텍사스 인스트루먼츠 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔. 라이스 머레트, 텍사스 인스트루먼츠 인코포레이티드 filed Critical 엔. 라이스 머레트
Publication of KR910018812A publication Critical patent/KR910018812A/ko
Application granted granted Critical
Publication of KR100220001B1 publication Critical patent/KR100220001B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318552—Clock circuits details

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

내용 없음

Description

다중 주파수 회로용 스캔 검사 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 양호한 실시예에 따른 블럭도. 제2도는 검사 사이클을 설명하는 타이밍도.

Claims (20)

  1. 상이한 주파수의 2가지 이상의 시스템 클럭에 의해 제어된 다수의 모듈을 포함하는 회로를 검사하는 방법에 있어서, 모듈들이 마스터 클럭에 의해 제어되도록 시스템 클럭을 디스에이블시키는 단계, 마스타 클럭을 사용하여 모듈들을 통해 검사 데이타를 주사하는 단계, 모듈을 통해 실행 사이클을 수행하는 단계, 및 마스터 클럭을 사용하여 모듈들을 통해 추가 검사 데이타를 주사하는 단계를 포함하는 것을 특징으로 하는 방법.
  2. 제1항에 있어서, 상기 디스에이블 단계가 마스터 클럭 주파수로서 상기 시스템 클럭 주파수들 중 한 주파수를 사용하는 단계를 포함하는 것을 특징으로 하는 방법.
  3. 제2항에 있어서, 마스터 클럭 주파수가 시스템 클럭의 저속 주파수를 포함하는 것을 특징으로 하는 방법.
  4. 제1항에 있어서, 상기 마스터 클럭이 단일 주파수를 출력하도록 동작할 수 있는 것을 특징으로 하는 방법.
  5. 제1항에 있어서, 모튤을 통해 데이타를 주사하는 단계가, 스캔 동작이 수행되는 것을 나타내는 모듈에 신호를 발생시켜 검사 데이타를 모듈로 출력시키는 단계를 포함하는 것을 특징으로 하는 방법.
  6. 제1항에 있어서, 실행 사이클을 수행하는 단계가, 실행사이클이 수행되는 것을 나타내는 모듈에 신호를 발생하는 단계를 포함하는 것을 특징으로 하는 방법.
  7. 제1항에 있어서, 실행 사이클을 수행하는 단계가 단일 클럭사이클에 걸쳐, 모듈들을 동작시키는 단계를 포함하는 것을 특징으로 하는 방법.
  8. 제1항에 있어서, 검사 사이클이 요구되는 것을 나타내는 검사신호를 발생시키는 단계를 포함하는 것을 특징으로 하는 방법.
  9. 제1항에 있어서, 검사 사이클이 완료된 후에 각각의 모듈로의 시스템 클럭을 엔에이블시키는 단계를 포함하는 것을 특징으로 하는 방법.
  10. 상이한 주파수의 2가지 이상의 시스템 클럭에 의해 제어된 다수의 모듈을 포함하는 회로를 검사하는 방법에 있어서, 시스템 크럭을 사용하여 실행 사이클을 수행하는 단계, 모듈들이 마스터 클럭에 의해 제어되도록 시스템 클럭을 디스에이블시키는 단계, 마스터 클럭을 사용하여 모듈을 통해 검사 데이타를 주사하는 단계, 모듈을 통해 실행 사이클을 수행하는 단계, 마스터 클럭을 사용하여 모듈들을 통해 추가 검사 데이타를 주사하는 단계, 시스템 클럭을 엔어이블시키는 단계, 및 시스템 클럭을 사용하여 추가 실행 사이클을 수행하는 단계를 포함하는 것을 특징으로 하는 방법.
  11. 상이한 주파수의 2가지 이상의 시스템 클럭에 의해 제어된 다수의 모듈을 포함하는 회로를 검사하기 위한 회로에 있어서, 모듈들이 마스터 클럭에 의해 제어되도록 시스템 클럭들을 디스에이블시키는 마스터 클럭회로, 마스터 클럭을 사용하여 모듈들을 통해 검사 데이타를 주사하는 회로, 및 모듈을 통해 실행 사이클을 수행하는 회로를 포함하는 것을 특징으로 하는 회로.
  12. 제11항에 있어서, 상기 디스에이블 회로가 마스터 클럭 주파수로서 상기 시스템 클럭 주파수들 중 한 주파수를 사용하는 회로를 포함하는 것을 특징으로 하는회로.
  13. 제12항에 있어서, 마스터 클럭 주파수가 시스템 클럭의 저속 주파수를 포함하는 것을 특징으로 하는 회로.
  14. 제11항에 있어서, 상기 마스터 클럭이 단일 주파수를 출력시키도록 동작할 수 있는 것을 특징으로 하는 회로.
  15. 제11항에 있어서, 모듈을 통해 데이타를 주사하는 상기 회로가, 스캔 동작이 수행되는 것을 나타내는 모듈에 신호를 발생하는 회로 및 검사 데이타를 모듈에 출력시키는 회로를 포함하는 것을 특징으로 하는 회로.
  16. 제11항에 있어서, 실행 사이클을 수행하기 위한 상기 회로가, 실행 사이클이 수행되는 것을 나타내는 모듈에 신호를 발생시키기 위한 회로를 포함하는 것을 특징으로 하는 회로.
  17. 제11항에 있어서, 실행 사이클을 수행하기 위한 상기 회로가 단일 클럭사이클에 걸쳐 모듈을 동작시키기 위한 회로를 포함하는 것을 특징으로 하는 회로.
  18. 제11항에 있어서, 검사 사이클이 요구되는 것을 나타내는 검사 신호를 발생시키기 위한 회로를 포함하는 것을 특징으로 하는 회로.
  19. 제11항에 있어서, 검사 사이클이 완료된 후에 각각의 모듈로의 시스템 클럭을 엔에이블시키기 위한 회로를 포함하는 것을 특징으로 하는 회로.
  20. 상이한 주파수의 2가지 이상의 시스템 클럭에 의해 제어된 다수의 모듈을 포함하는 회로를 검사하기 위한 회로에 있어서, 시스템 클럭을 사용하여 실행 사이클을 수행하기 위한 회로, 모듈들이 마스터 클럭에 의해 제어되도록 시스템 클럭을 디스에이블시키기 위한 회로, 마스터 클럭을 사용하여 모듈들을 통해 검사 데이타를 주사하기 위한 회로, 모듈을 통해 실행 사이클을 수행하기 위한 회로, 마스터 클럭을 사용하여 모듈들을 통해 추가 검사 데이타를 주사하기 위한 회로, 시스템 클럭을 엔에이블시키기 위한 회로, 및 시스템 클럭을 사용하여 추가 실행 사이클을 수행하기 위한 회로를 포함하는 것을 특징으로 하는 회로.
    ※ 참고사항 : 최초출원내용에 의하여 공개하는 것임.
KR1019910006305A 1990-04-20 1991-04-19 다중 주파수 회로용 스캔 검사회로 KR100220001B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US51167790A 1990-04-20 1990-04-20
US511,677 1990-04-20

Publications (2)

Publication Number Publication Date
KR910018812A true KR910018812A (ko) 1991-11-30
KR100220001B1 KR100220001B1 (ko) 1999-09-01

Family

ID=24035956

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910006305A KR100220001B1 (ko) 1990-04-20 1991-04-19 다중 주파수 회로용 스캔 검사회로

Country Status (6)

Country Link
US (1) US5488613A (ko)
EP (1) EP0454320B1 (ko)
JP (1) JPH04225179A (ko)
KR (1) KR100220001B1 (ko)
CN (1) CN1026727C (ko)
DE (1) DE69115338T2 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0511027A (ja) * 1991-07-04 1993-01-19 Sharp Corp スキヤン回路を内蔵した集積回路
US5412663A (en) * 1993-08-20 1995-05-02 Advanced Micro Devices, Inc. Apparatus for synchronizing asynchronous circuits for testing operations
US5793777A (en) * 1996-04-19 1998-08-11 International Business Machines Corporation System and method for testing internal nodes of an integrated circuit at any predetermined machine cycle
US5802355A (en) * 1996-12-10 1998-09-01 International Business Machines Corporation Multi-processor system using processors of different speeds
JP2000214220A (ja) * 1999-01-19 2000-08-04 Texas Instr Inc <Ti> オンチップモジュ―ルおよびオンチップモジュ―ル間の相互接続をテストするシステムおよび方法
DE10039001A1 (de) * 2000-08-10 2002-02-21 Philips Corp Intellectual Pty Anordnung zum Testen eines integrierten Schaltkreises
DE10051100C1 (de) * 2000-10-14 2002-07-11 Infineon Technologies Ag Integrierter Halbleiterbaustein mit überbrückbarem Eingangs-Tiefpassfilter
US7000162B2 (en) 2001-08-08 2006-02-14 International Business Machines Corporation Integrated circuit phase partitioned power distribution for stress power reduction
US7378356B2 (en) * 2002-03-16 2008-05-27 Springworks, Llc Biased pulse DC reactive sputtering of oxide films
US7155687B2 (en) * 2004-05-04 2006-12-26 Texas Instruments Incorporated Methods and apparatus for scan insertion
US7266745B2 (en) * 2005-02-02 2007-09-04 Kabushiki Kaisha Toshiba Programmable scan shift speed control for LBIST
US20090160488A1 (en) * 2007-12-21 2009-06-25 Swoboda Gary L Apparatus and method for clock signal synchronization in JTAG testing in systems having modules processing clock signals at different rates
CN102033160B (zh) * 2009-09-24 2013-04-24 上海华虹Nec电子有限公司 硅片级别的频率测试方法
US8909509B2 (en) * 2010-10-01 2014-12-09 Rockwell Automation Technologies, Inc. Dynamically selecting master clock to manage non-linear simulation clocks
US9791511B2 (en) * 2013-03-15 2017-10-17 Teradyne, Inc. Method and apparatus for low latency communication in an automatic testing system
WO2016068385A1 (ko) * 2014-10-29 2016-05-06 (주) 이노티오 스캔 테스트 시간 최소화 방법 및 그 장치
TW201809712A (zh) 2014-10-29 2018-03-16 因諾帝歐股份有限公司 積體電路晶片測試裝置，方法及系統
CN105823978B (zh) * 2016-03-11 2018-09-14 福州瑞芯微电子股份有限公司 一种通用的芯片测试时钟电路及其测试方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4021784A (en) * 1976-03-12 1977-05-03 Sperry Rand Corporation Clock synchronization system
US4493077A (en) * 1982-09-09 1985-01-08 At&T Laboratories Scan testable integrated circuit
US4503537A (en) * 1982-11-08 1985-03-05 International Business Machines Corporation Parallel path self-testing system
US4513418A (en) * 1982-11-08 1985-04-23 International Business Machines Corporation Simultaneous self-testing system
US4542509A (en) * 1983-10-31 1985-09-17 International Business Machines Corporation Fault testing a clock distribution network
US4597080A (en) * 1983-11-14 1986-06-24 Texas Instruments Incorporated Architecture and method for testing VLSI processors
US4534028A (en) * 1983-12-01 1985-08-06 Siemens Corporate Research & Support, Inc. Random testing using scan path technique
US4698588A (en) * 1985-10-23 1987-10-06 Texas Instruments Incorporated Transparent shift register latch for isolating peripheral ports during scan testing of a logic circuit
US4710931A (en) * 1985-10-23 1987-12-01 Texas Instruments Incorporated Partitioned scan-testing system
US4701921A (en) * 1985-10-23 1987-10-20 Texas Instruments Incorporated Modularized scan path for serially tested logic circuit
JPS6329276A (ja) * 1986-07-23 1988-02-06 Hitachi Ltd 論理ｌｓｉ
US4870346A (en) * 1987-09-14 1989-09-26 Texas Instruments Incorporated Distributed pseudo random sequence control with universal polynomial function generator for LSI/VLSI test systems
NL8900151A (nl) * 1989-01-23 1990-08-16 Philips Nv Werkwijze voor het testen van een schakeling, alsmede schakeling geschikt voor een dergelijke werkwijze.

Also Published As

Publication number Publication date
CN1026727C (zh) 1994-11-23
DE69115338D1 (de) 1996-01-25
US5488613A (en) 1996-01-30
DE69115338T2 (de) 1996-05-09
EP0454320A1 (en) 1991-10-30
EP0454320B1 (en) 1995-12-13
KR100220001B1 (ko) 1999-09-01
CN1056003A (zh) 1991-11-06
JPH04225179A (ja) 1992-08-14

Similar Documents

Publication Publication Date Title
KR910018812A (ko) 다중 주파수 회로용 스캔 검사 회로
KR910003799A (ko) 반도체 집적회로 장치 및 그 테스트 방법
DE3171811D1 (en) Apparatus for the dynamic in-circuit testing of electronic digital circuit elements
KR870002582A (ko) 테스트 패턴 발생회로를 갖는 반도체 기억장치
JPS6410184A (en) Multi-chip packaging construction and test thereof
KR900005472A (ko) 검사 버퍼/레지스터
MY124258A (en) Method of testing electronic components and testing apparatus for electronic components
DE69017169T2 (de) Testen integrierter Schaltungen unter Verwendung von Taktgeberstössen.
CN107340467B (zh) 测试系统
KR920020524A (ko) Lsi의 시험방법 및 lsi
KR880009381A (ko) 반도체 집적회로장치
KR910014809A (ko) 논리 시뮬레이션 방법
KR960015215A (ko) 에지 트리거 래치를 갖춘 레벨 센서티브 래치를 에뮬레이션하는 시뮬레이션 방법 및 장치
DE60105168D1 (de) Automatische Abtastprüfung von komplexen integrierten Schaltungen
DE19981507D2 (de) Integrierte Schaltung mit eingebautem Baugruppentest
KR890006046Y1 (ko) 프로그램 가능한 논리 배열장치(pal)의 프로그램 시험장치
JPS562045A (en) Inspection unit for random logic circuit
KR900001312Y1 (ko) 와이어리스 기판(pwa)전용 시험 장치
KR920017129A (ko) 메모리 시험장치
JPS57130156A (en) Integrated circuit
JPS54100247A (en) Test device for logic circuit
JPH0483184A (ja) 半導体集積回路
KR970028586A (ko) 회로 에뮬레이션 시험 장치
JPH02251777A (ja) バーンインテスト装置
JP2002189060A (ja) 半導体集積回路装置およびその検査方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100531

Year of fee payment: 12

EXPY Expiration of term