KR950019757A - 고속화한 시험패턴 발생기 - Google Patents

고속화한 시험패턴 발생기 Download PDF

Info

Publication number
KR950019757A
KR950019757A KR1019940036197A KR19940036197A KR950019757A KR 950019757 A KR950019757 A KR 950019757A KR 1019940036197 A KR1019940036197 A KR 1019940036197A KR 19940036197 A KR19940036197 A KR 19940036197A KR 950019757 A KR950019757 A KR 950019757A
Authority
KR
South Korea
Prior art keywords
output
instruction
command
test pattern
input terminal
Prior art date
Application number
KR1019940036197A
Other languages
English (en)
Other versions
KR0134659B1 (ko
Inventor
카즈오 다카노
Original Assignee
오우라 히로시
가부시키가이샤 아드반테스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오우라 히로시, 가부시키가이샤 아드반테스트 filed Critical 오우라 히로시
Publication of KR950019757A publication Critical patent/KR950019757A/ko
Application granted granted Critical
Publication of KR0134659B1 publication Critical patent/KR0134659B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31919—Storing and outputting test patterns
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/31813—Test pattern generators

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Advance Control (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

본 발명의 목적은 시험패턴 발생기에 있어서, 복잡한 프로그램지정을 필요로 하지 않고, n배의 고속동작을 하는 시험패턴 발생기를 제공하는 것이다.
병렬연결된 n개의 명령을 각각 2개씩 종속적으로 연산하는 (n-1)개의 명령연산기를 설치한다. 그리고 각 명령연산기의 스텝마다 각 n개의 레지스터를 설치한다. 또한 상기 구성의 명령연산부(100)의 출력을 각 1입력단자에 접속하는 연산회로를 설치한다. 또한 상기 연산회로의 출력에 최소한 하나의 레지스터(205)를 설치하여 접속한다. 또한 상기 레지스터(205)의 출력을 상기 각 연산회로의 다른 입력단자에 접속한다. 상기 연산회로의 각 출력을 멀티플렉서(502)에 의해 다중화하여 꺼내는 다중화회로(5)를 설치한다. 또한 상기한 구성을 구비하여 고속화한 시험패턴 발생기를 구성한다.

Description

고속화한 시험패턴 발생기
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1도는 본 발명의 시험패턴 발생기를 나타낸 블록도.
제 2도는 본 발명에 의한 명령연산기의 구성예를 나타낸 도면.

Claims (3)

  1. 병렬로 연결된 n개의 명령(i0, i1, i2, i3)을 각기 2개씩 종속적으로 연산하는 (n-1)개의 명령 연산기(101,102,103)를 설치하고, 각 명령연산기의 스텝마다 각 n개의 레지스터를 설치하고, 상기 구성의 명령연산부(100)의 출력(i0c, i1c, i2c, i3c)을 각 1입력단자에 접속하는 연산회로(201,202,203,204)를 설치하고, 상기 연산회로의 출력에 최소한 하나의 레지스터(205)를 설치하여 접속하고, 상기 레지스터(205)의 출력을 상기 각 연산회로(201,202,203,204)의 다른 입력단자에 접속하고, 상기 연산회로(201,202,203,204)의 각 출력(X0, X1, X2, X3)을 멀티플렉서(502)에 의해 멀티플렉스로서 꺼내는 다중화회로(5)를 설치한 것을 특징으로 하는 고속화한 시험패턴 발생기.
  2. 명령연산기(101)로서, 연산회로(303)의 1입력단자에 앤드게이트(304)를 설치하여 접속하고, 상기 앤드게이트(304)의 1입력단자에는 입력명령0을 인가하며, 입력명령0에서 부호와 대입명령을 검출하는 명령디코더(301)를설치하고, 상기 대입명령신호를 오어게이트(305)를 설치하여 접속하고, 입력명령1에서 부호와 대입명령을 검출하는 명령디코더(302)를 설치하며, 상기 대입명령신호를 상기 오어게이트(305)의 다른 입력단자에 접속하고, 상기 명령디코더(302)의 대입명령신호의 반전신호를 상기 앤드게이트(304)의 다른 입력단자에 접속하며, 상기 오어게이트(305)의 출력과 상기 연산회로(303)의 출력을 연산결과1로서 다음단에 출력하는 것을 특징으로 하는 명령연산기(101)를 갖는 고속화한 시험패턴 발생기.
  3. 제1항에 있어서, 명령연산기(101,102,103)의 구성은 상기 청구항2의 명령연산기로 이루어진 고속화한 시험패턴 발생기.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940036197A 1993-12-28 1994-12-23 고속화한 시험패턴 발생기 KR0134659B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP35014593A JP3323312B2 (ja) 1993-12-28 1993-12-28 高速化した試験パターン発生器
JP93-350145 1993-12-28

Publications (2)

Publication Number Publication Date
KR950019757A true KR950019757A (ko) 1995-07-24
KR0134659B1 KR0134659B1 (ko) 1998-04-25

Family

ID=18408531

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940036197A KR0134659B1 (ko) 1993-12-28 1994-12-23 고속화한 시험패턴 발생기

Country Status (4)

Country Link
US (1) US5629946A (ko)
JP (1) JP3323312B2 (ko)
KR (1) KR0134659B1 (ko)
DE (1) DE4446988B4 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5696772A (en) * 1994-05-06 1997-12-09 Credence Systems Corporation Test vector compression/decompression system for parallel processing integrated circuit tester
KR100307664B1 (ko) * 1995-07-26 2001-10-19 오우라 히로시 고속패턴발생방법및이방법을사용한고속패턴발생기
DE19638165C1 (de) * 1996-09-18 1998-04-23 Siemens Nixdorf Inf Syst Verfahren zum Erzeugen von Eingabesignalfolgen und Vorrichtung zum Durchführen des Verfahrens
JP3552184B2 (ja) * 1996-10-18 2004-08-11 株式会社アドバンテスト 半導体メモリ試験装置
US5790560A (en) * 1996-12-13 1998-08-04 International Business Machines Corporation Apparatus and method for timing self-timed circuitry
DE10034897B4 (de) * 2000-07-18 2004-08-05 Infineon Technologies Ag Adresszähler zur Adressierung von synchronen hochfrequenten Digitalschaltungen, insbesondere Speicherbauelementen
DE10111440C2 (de) 2001-03-09 2003-02-20 Infineon Technologies Ag Adressengenerator zur Erzeugung von Adressen zum Testen einer Schaltung
US7240266B2 (en) * 2005-02-18 2007-07-03 International Business Machines Corporation Clock control circuit for test that facilitates an at speed structural test
TWI442497B (zh) * 2011-03-11 2014-06-21 Piecemakers Technology Inc 高速測試電路與方法
KR101988864B1 (ko) 2019-01-04 2019-06-13 조성국 포장용지의 사전 급지장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4293950A (en) * 1978-04-03 1981-10-06 Nippon Telegraph And Telephone Public Corporation Test pattern generating apparatus
JPS6030973B2 (ja) * 1980-01-18 1985-07-19 日本電気株式会社 高速パタ−ン発生器
JPS5994086A (ja) * 1982-11-19 1984-05-30 Advantest Corp 論理回路試験装置
DE3752280T2 (de) * 1986-07-30 2000-02-03 Hitachi Ltd Mustergenerator
JPS63256877A (ja) * 1987-04-14 1988-10-24 Mitsubishi Electric Corp テスト回路
JP2964644B2 (ja) * 1990-12-10 1999-10-18 安藤電気株式会社 高速パターン発生器
JP2602997B2 (ja) * 1991-01-18 1997-04-23 株式会社東芝 パターン発生器
JP2807170B2 (ja) * 1993-06-01 1998-10-08 松下電器産業株式会社 演算装置

Also Published As

Publication number Publication date
KR0134659B1 (ko) 1998-04-25
JPH07198799A (ja) 1995-08-01
DE4446988B4 (de) 2005-06-09
US5629946A (en) 1997-05-13
DE4446988A1 (de) 1995-07-27
JP3323312B2 (ja) 2002-09-09

Similar Documents

Publication Publication Date Title
KR910017757A (ko) 매트릭스 스위치 장치
KR950019757A (ko) 고속화한 시험패턴 발생기
KR880014475A (ko) 반도체 집적회로장치
KR910010529A (ko) 시프트 레지스터 장치
KR880010616A (ko) 신호 전이 향상장치
GB1534482A (en) Data processor including a status reporting and analysing system
KR970071453A (ko) 타이밍신호발생회로 및 이를 사용한 표시장치
KR930000957A (ko) 응답 신호 컴팩트 방법 및 장치
KR920009091A (ko) A/d 변환기
KR840006113A (ko) 논리방식(論理方式)
KR970023459A (ko) 메모리테스트시스템의 메모리 테스트 방법
KR910007308A (ko) 메시지 스위칭 장치
SU1667041A1 (ru) Устройство дл ввода информации
SU1160416A1 (ru) Многоканальный сигнатурный анализатор
KR970019562A (ko) 디지탈 복합 영상 기기의 입출력 클럭 주파수 제어회로
KR900019514A (ko) 비디오 신호 처리 장치
SU1735869A2 (ru) Устройство дл исследовани сетей Петри
SU524317A1 (ru) Двухступенчатый коммутатор
KR950006584A (ko) 승산회로
KR960039991A (ko) 다중 루프를 이용한 어드레스 계산장치
KR980004068A (ko) 데이터 입출력 장치
SU1406589A1 (ru) Устройство дл ввода информации
KR960024432A (ko) 바운더리 스캔의 2직렬 시프트 레지스터
KR910003510A (ko) 마이크로 채널 구조용 버스진행 감지 테스트지그
KR900004209A (ko) 고선명 tv의 동영역 검출회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080102

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee