KR880010616A - 신호 전이 향상장치 - Google Patents

Abstract

내용 없음

Description

신호 전이 향상장치

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제 1 도는 본 발명의 실체화하는 신호 전이 향상 장치의 블록 다이어그램.

Claims (7)

1. 신호원과, 상기 신호원에 결합된 신호 입력 터미널과, 신호 출력 터미널과, 상기 신호원에 결합되어 신호 전이 발생에 따라 제어신호를 발생시키는 신호 전이 검출기를 포함하는 신호 전이 향상장치가 상기 신호 입력 터미널에 결합되어 있고, 차 신호 지연이 상기 입력 터미널과 다수의 출력 터미널 각각의 사이에 제공되는 다수의 출력 터미널을 갖고 있는 신호 지연수단과, 상기 다수의 출력 터미널에 결합되어 있고 상기 제어신호에 응답하여 선정된 시귄스로 상기 다수의 출력 터미널중 하나를 상기 신호 출력 터미널에 선택적으로 연결시키고, 상기 제어신호 부재시는 상기 다수의 출력 터미널중 중간 것을 상기 신호 출력 터미널에 결합시키는 멀티플렉싱 수단을 포함하며, 상기 다수의 출력 터미널중 상기 중간 터미널은 상기 다수의 터미널중 상기 것에 의해 제공되는 가장 큰 신호 지연보다 작고 가장 작은 신호 지연보다 큰 신호 지연을 제공하는 것을 특징으로 하는 신호 전이 향상장치.
2. 제 1 항에 있어서, 상기 지연 수단은 직렬-입력-병렬-출력 시프트 레지스터를 포함하는 것을 특징으로 하는 신호 전이 향상장치.
3. 제 2 항에 있어서, 상기 멀티플렉싱 수단은 상기 시프트 레지스터의 병렬 출력중 하나를 상기 신호 출력 터미널에 선택적으로 결합시키는 멀티플렉서와, 상기 제어 신호에 응답하여 선정된 레이트로 선정된 값의 신귄스를 발생시키는 카운터를 포함하며, 상기 값의 시귄스는 상기 병렬 출력이 상기 신호출력 터미널에 결합되는 시귄스를 결정하는 상기 멀티플렉서에 인가되는 것을 특징으로 하는 신호 전이 향상장치.
4. 제 3 항에 있어서, 상기 멀티플렉싱 수단은 상기 멀티플렉서와 상기 신호 출력 터미널 사이에 결합된 저역 필터를 포함하는 것을 특징으로 하는 신호 전이 향상장치.
5. 제 3 항에 있어서, 상기 n 병렬 출력(n은 정수)은 상기 시프트 레지스터로부터 상기 멀티플렉서에 연결되고, 상기 카운터는 모듈 n 카운터인 것을 특징으로 하는 신호 전이 향상장치.
6. 제 5 항에 있어서, 상기 n 병렬 출력은 본래 1 내지 n 까지의 번호가 매겨져 있고, 병렬 출력의 번호가 연속 매겨진 출력에 의해 제공된 신호 지연은 동일 한 증분으로 증가하고, (n+1)/2 값에 가장 접근한 번호를 갖는 상기 본래 번호가 매겨진 출력중 하나는 상기 제어 신호의 부재시에 상기 멀티플렉서에 의해 상기 신호 출력 터미널에 결합되는 것을 특징으로 하는 신호 전이 향상장치.
7. 제 6 항에 있어서, 상기 멀티플렉서는 상기 카운터에 의해 발생된 값에 응답하여 다음의 순서로 즉(n+1)/2에 가장 가까운 번호가 매겨진 상기 출력 다음에, n 까지 연속 증가하는 출력 번호 다음에, 1 번호가 매겨진 출력 다음에, (n+1)/2값이 가장 가까운 번호가 매겨진 상기 출력을 포함해서 상기 (n+1)/2값까지 연속 증가하는 출력 번호인 순서로 n 평행 출력을 상기 신호 출력 터미널에 결합시키는 것을 특징으로 하는 신호 전이 향상장치.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.