KR850003642A - 신호 처리용 필터 - Google Patents

Abstract

내용 없음

Description

신호 처리용 필터

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제5도는 디지털 필터의 기본적 구성을 도시한 회로도. 제6도는 본 발명 전에 발명자가 검토한 디지털 필터의 계통도. 제7도는 본 발명의 1실시예인 디지털 필터의 구성을 도시한 계통도.

Claims (3)

1. 다음 사항으로 되는 신호 처리용 필터, (1). 입력신호가 인가되는 입력단자. (2). 그 입력이 상기 입력단자에 접속되는 것에 의해, 그 출력보다 제1지연시간(τ₁)분 지연한 신호가 얻어지는 제1지연회로(z^-1). (3). 그 입력이 상기 입력 단자에 접속되는 것에 의해, 그 출력보다 제 m 지연시간(τ_m)분 지연된 신호가 얻어지는 제 m 지연회로(z^-m). (4). 그 입력이 상기 제1 지연 회로(z^-1)의 출력에 접속된 제1 계수 회로(K₁). (5). 그 입력이 상기 제 m지연회로(z^-m)의 출력에 접속된 제2계수 회로(k_m). (6). 그 제1입력이 상기 제1계수 회로(K₁)의 출력에 접속되고, 그 제2입력이 상기 제2계수 회로(K_m)의 출력에 접속된 결합회로(A₂)에 있어서, 상기 제 m 지연시간을 상기 제1지연시간으로 분활한 수치(τ_m/τ₁)은, 실질적으로 정수에 가까운 수치(m)이며, 그리고, 정수 1과 상기 수치(m)와의 사이에는 , 다른 정수(n)가 존재하며, 그 이외의 정수(n)에 대응하는 제 n 지연시간(τ_n)를 가진 신호 성분은 상기 결합회로(A₂)으로의 인가에서 생략 되어 있다.
2. 특히 청구의 범위 제1항에 따르는 신호처리용 필터에 있어서, 결합 회로(A₂)의 출력에 있어서의 소정의 주파수 특성을 만족하기 위해서, 정수 1과 정수 m과의 사이에 연속한 정수(2,……m^-1)에 대응한 다수개의 지연시간(τ₂,……τ_m-1)의 지연을 얻는 다수개의 지연회로(z^-2,……,z^-m+1)과, 이들 다수개의 지연회로(z^-2,……,z^-m+1)의 출력에, 그들의 입력에 접속된 다수개의 계수회로(a₂,……a_m-1)와를 구비한 다른 신호처리 신호용 필터와 비교해서, 상기 제1계수 회로의 계수의 수치 및 제 m 계수 회로의 계수의 수치와는,상기 다른 신호처리용 필터의 제1계수 회로의 계수의 수치 및 제 m 계수 회로의 계수의 수치와는 상기 신호 성분의 생갹에 대응해서 틀리는 수치로 설정되어 있다.
3. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.