KR970071453A - 타이밍신호발생회로 및 이를 사용한 표시장치 - Google Patents
타이밍신호발생회로 및 이를 사용한 표시장치 Download PDFInfo
- Publication number
- KR970071453A KR970071453A KR1019970015043A KR19970015043A KR970071453A KR 970071453 A KR970071453 A KR 970071453A KR 1019970015043 A KR1019970015043 A KR 1019970015043A KR 19970015043 A KR19970015043 A KR 19970015043A KR 970071453 A KR970071453 A KR 970071453A
- Authority
- KR
- South Korea
- Prior art keywords
- timing signal
- signal generating
- timing
- outputs
- output
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
본 발명은 타이밍신호발생회로에 관한 것으로서, 회로를 구성하는 소자의 일부에 불량이 발생하더라도 수리복구작업을 하는 일 없이 계속사용이 가능한 타이밍 신호발생회로에 제공하고, 결과적으로 타이밍 신호발생회로 자체 또는 구동회로 또는 영상표시장치 등의 전체로서의 생산성 및 신뢰성의 향상을 달성하기 위한 것으로서, 입력신호에 따라서 동일한 타이밍에서 동일한 타이밍신호를 각각 발생하는 3 이상의 타이밍 신호발생수단으로 되는 타이밍 신호발생부와, 그것들의 각 타이밍신호에 입각하여 소정의 타이밍출력신호를 출력하고, 각 타이밍 신호발생수단중 어느 하나가 불량 타이밍신호를 발생한 경우에 있어서도 불량 타이밍신호 및 불량타이밍신호 이외의 각 타이밍신호에 입각하여 소정의 타이밍 출력신호를 출력하는 불량신호 선택배제수단으로 되는 불량 신호 선택배제부를 조합하여 타이밍 신호발생회로를 구성하는 것을 특징으로 한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시형태에 관한 타이밍 신호발생회로의 회로구성도.
Claims (14)
- 각각 2개값의 타이밍신호를 발생시키는 3 이상의 타이밍신호발생수단이 병렬접속되어 이루어지는 타이밍 신호발생부와; 직렬로 배치된 복수의 상기 타이밍신호부의 사이에 배치되어, 그 전단의 상기 타이밍신호발생부의 각 타이밍신호발생수단의 출력에 기초하여 소정의 타이밍신호를 생성하여 후단의 상기 타이밍신호발생부로 출력하는 접속부를 갖추고; 상기 접속부는 전단의 상기 타이밍신호발생부에 속하는 상기 각 타이밍신호발생수단의 출력중 상대적으로 다수의 상기 타이밍신호발생수단이 출력하는 신호를 선택하여 후단의 타이밍신호발생부로 출력하는 연산수단을 갖춘 것을 특징으로 하는 타이밍신호발생회로.
- 제1항에 있어서, 상기 연산수단은 후단의 상기 타이밍신호발생수단에 대응한 수의 병렬출력을 갖는 것을 특징으로 하는 타이밍신호발생회로.
- 제1항에 있어서, 상기 연산수단은 후단의 상기 타이밍신호발생수단에 대응하는 수의 병렬출력을 가지며, 이들 병렬출력이 서로 다를 때, 이 출력중 상대적을 다수의 상기 타이밍신호발생수단이 출력하는 신호를 선택하여 출력하는 제2연산수단을 구비한 것을 특징으로 하는 타이밍신호발생회로.
- 제1항에 있어서, 상기 타이밍신호발생부는 서로 직렬로 접속되며, 이 타이밍신호발생부의 복수개씩의 간격으로 상기 접속부가 배치되어 있는 것을 특징으로 하는 타이밍신호발생회로.
- 제1항에 있어서, 상기 타이밍신호발생수단은 시프트 레지스터로 이루어지는 것을 특징으로 하는 타이밍신호발생회로.
- 제1항에 있어서, 상기 타이밍신호발생수단은 디코더로 이루어지는 것을 특징으로 하는 타이밍신호발생회로.
- 각각 2개값의 타이밍신호를 발생시키는 3 이상의 타이밍신호발생수단이 병렬접속되어 이루어지는 타이밍신호발생부와; 직렬로 배치된 복수의 상기 타이밍신호부의 사이에 배치되어, 그 전단의 상기 타이밍신호발생부의 각 타이밍신호발생수단의 출력에 기초해 소정의 타이밍신호를 생성하여 후단의 상기 타이밍신호발생부로 출력하는 접속부를 갖추고; 상기 접속부는 전단의 상기 타이밍신호발생부에 속하는 상기 각 타이밍신호발생수단의 수와 동수로, 또한 이 타이밍신호발생수단의 출력중 2개의 타이밍신호로 된 서로 다른 조합이 각각 입력된 n개의 2입력 NAND회로와 상기 각 2입력 NAND출력을 입력으로 하는 n입력 NAND회로를 가지고, 이 n입력 NAND회로의 출력을 다음 단의 타이밍신호발생부로 출력하는 것을 특징으로 하는 타이밍신호발생회로.
- 각각 2개값의 타이밍신호를 발생시키는 3 이상의 타이밍신호발생수단이 병렬접속되어 이루어지는 타이밍신호발생부와, 직렬로 배치된 복수의 상기 타이밍신호부의 사이에 배치되어, 그 전단의 상기 타이밍신호발생부의 각 타이밍신호발생수단의 출력에 기초하여 소정의 타이밍신호를 생성하여 후단의 상기 타이밍신호발생부로 출력하는 접속부를 갖추고, 상기 접속부는 전단의 상기 타이밍신호발생부에 속하는 상기 각 타이밍신호발생수단의 수와 동수로, 또한 이 타이밍신호발생수단의 출력중 2개의 타이밍신호로 된 서로 다른 조합이 각각 입력된 n개의 2입력 NAND회로와 상기 각 2입력 NAND출력을 입력으로 하는 n개의 n입력 NAND회로를 가지고, 이 n개의n입력 NAND회로의 출력을 병렬로 다음 단의 타이밍신호발생부로 출력하는 것을 특징으로 하는 타이밍신호발생회로.
- 각각 2개값의 타이밍신호를 발생시키는 3 이상의 타이밍신호발생수단이 병렬접속되어 이루어지는 타이밍 신호발생부와; 직렬로 배치된 복수의 상기 타이밍신호부의 사이에 배치되어, 그 전단의 상기 타이밍신호발생부의 각 타이밍신호발생수단의 출력에 기초해 소정의 타이밍신호를 생성하여 후단의 상기 타이밍신호발생부로 출력하는 접속부를 갖추고, 상기 접속부는 전단의 상기 타이밍신호발생부에 속하는 상기 각 타이밍신호발생수단의 수와 동수로, 또한 이 타이밍신호발생수단의 출력중 2개의 타이밍신호로 된 서로 다른 조합이 각각 입력된 n개의 2입력 NAND회로와 상기 각 2입력 NAND출력을 입력으로 하는 n개의 n입력 NAND회로를 가지고, 이 n개의 n입력 NAND회로의 출력을 다음 단의 타이밍신호발생부 및 이와 병렬로 출력단자로 출력함과 동시에, 상기 n개의 n입력 NAND회로와 출력단자와의 사이에 배치되어 이 n개의 출력중 2개의 출력으로 된 서로 다른 조합이 각각 입력되는 n개의 2입력 NOR회로와 상기 n개의 2입력 NOR회로의 각 출력이 각각 입력된 n입력 NOR회로를 갖는 것을 특징으로 하는 타이밍신호발생회로.
- 각각 2개의 값의 타이밍신호를 발생하는 3 이상의 타이밍신호발생수단이 병렬접속되어 이루어진 타이밍 신호발생부와; 직렬로 배치된 복수의 상기 타이밍신홉라생부의 사이에 배치되어, 그 전단의 상기 타이밍신호발생부의 각 타이밍신호발생수단의 출력에 기초하여 소정의 타이밍신호를 생성하여 후단의 상기 타이밍신호발생부로 출력하는 접속부를 갖추고, 상기 접속부는 전단의 상기 타이밍신호발생부에 속하는 상기 각 타이밍신호발생수단의 출력중 상대적으로 다수의 상기 타이밍신호발생수단이 출력하는 신호를 선택하여 후단의 타이밍신호발생부 및 이와 병행으로 출력단자로 출력하는 연산수단을 갖춘 타이밍신호발생회로; 상기 타이밍신호발생회로의 출력단자의 출력에 기초하여 소정의 구동신호를 샘플링하여 구동배선에 출력하는 구동부; 및 상기 구동배선에 접속된 복수의 단위화소를 갖는 것을 특징으로 하는 표시장치.
- 제10항에 있어서, 상기 타이밍신호발생수단은 시프트레지스터로 이루어지는 것을 특징으로 하는 표시장치.
- 제11항에 있어서, 상기 타이밍신호발생수단은 디코더로 이루어지는 것을 특징으로 하는 표시장치로.
- 제11항에 있어서, 상기 복수의 단위화소는 상기 구동배선에 의해 구동되는 트랜지스터의 출력에 접속됨과 동시에 상기 시프트레지스터 및 연산수단은 트랜지스터로 구성되고, 해당 단위화소에 접속된 트랜지스터와 상기 시프트레지스터 및 연산수단을 구성하는 트랜지스터는 동일공정으로 제작되어 이루어지는 것을 특징으로 하는 표시장치.
- 제12항에 있어서, 상기 복수의 단위화소는 상기 구동배선에 의해 구동되는 트랜지스터의 출력에 접소됨과 동시에 상기 디코더 및 연산수단은 트랜지스터로 구성되고, 해당 단위화소에 접속된 트랜지스터와 상기 디코더 및 연산장치를 구성하는 트랜지스터는 동일공정으로 제작되어 이루어지는 것을 특징으로 하는 표시장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8-095566 | 1996-04-17 | ||
JP9556696 | 1996-04-17 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970071453A true KR970071453A (ko) | 1997-11-07 |
KR100263099B1 KR100263099B1 (ko) | 2000-08-01 |
Family
ID=14141152
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970015043A KR100263099B1 (ko) | 1996-04-17 | 1997-04-17 | 표시장치 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6057823A (ko) |
KR (1) | KR100263099B1 (ko) |
TW (1) | TW325608B (ko) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3856889B2 (ja) * | 1997-02-06 | 2006-12-13 | 株式会社半導体エネルギー研究所 | 反射型表示装置および電子デバイス |
US7109961B2 (en) * | 2002-03-13 | 2006-09-19 | Semiconductor Energy Laboratory Co., Ltd. | Electric circuit, latch circuit, display apparatus and electronic equipment |
US7327169B2 (en) * | 2002-09-25 | 2008-02-05 | Semiconductor Energy Laboratory Co., Ltd. | Clocked inverter, NAND, NOR and shift register |
EP2104110B1 (en) * | 2004-06-14 | 2013-08-21 | Semiconductor Energy Laboratory Co, Ltd. | Shift register and semiconductor display device |
US7688107B2 (en) * | 2005-04-19 | 2010-03-30 | Semiconductor Energy Laboratory Co., Ltd. | Shift register, display device, and electronic device |
KR101157940B1 (ko) * | 2005-12-08 | 2012-06-25 | 엘지디스플레이 주식회사 | 게이트 구동회로 및 이의 리페어방법 |
US8615205B2 (en) | 2007-12-18 | 2013-12-24 | Qualcomm Incorporated | I-Q mismatch calibration and method |
US8970272B2 (en) * | 2008-05-15 | 2015-03-03 | Qualcomm Incorporated | High-speed low-power latches |
US8712357B2 (en) * | 2008-11-13 | 2014-04-29 | Qualcomm Incorporated | LO generation with deskewed input oscillator signal |
US8718574B2 (en) * | 2008-11-25 | 2014-05-06 | Qualcomm Incorporated | Duty cycle adjustment for a local oscillator signal |
US8847638B2 (en) * | 2009-07-02 | 2014-09-30 | Qualcomm Incorporated | High speed divide-by-two circuit |
US8791740B2 (en) * | 2009-07-16 | 2014-07-29 | Qualcomm Incorporated | Systems and methods for reducing average current consumption in a local oscillator path |
US8854098B2 (en) | 2011-01-21 | 2014-10-07 | Qualcomm Incorporated | System for I-Q phase mismatch detection and correction |
US9154077B2 (en) | 2012-04-12 | 2015-10-06 | Qualcomm Incorporated | Compact high frequency divider |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SE465056B (sv) * | 1989-05-12 | 1991-07-15 | Ellemtel Utvecklings Ab | Foerfarande foer att undvika latenta fel i ett logiknaet foer majoritetsval av binaera signaler |
US5859627A (en) * | 1992-10-19 | 1999-01-12 | Fujitsu Limited | Driving circuit for liquid-crystal display device |
US5537583A (en) * | 1994-10-11 | 1996-07-16 | The Boeing Company | Method and apparatus for a fault tolerant clock with dynamic reconfiguration |
US5680408A (en) * | 1994-12-28 | 1997-10-21 | Intel Corporation | Method and apparatus for determining a value of a majority of operands |
US5559459A (en) * | 1994-12-29 | 1996-09-24 | Stratus Computer, Inc. | Clock signal generation arrangement including digital noise reduction circuit for reducing noise in a digital clocking signal |
US5784386A (en) * | 1996-07-03 | 1998-07-21 | General Signal Corporation | Fault tolerant synchronous clock distribution |
-
1997
- 1997-04-14 TW TW086104792A patent/TW325608B/zh active
- 1997-04-17 US US08/840,855 patent/US6057823A/en not_active Expired - Fee Related
- 1997-04-17 KR KR1019970015043A patent/KR100263099B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100263099B1 (ko) | 2000-08-01 |
TW325608B (en) | 1998-01-21 |
US6057823A (en) | 2000-05-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970071453A (ko) | 타이밍신호발생회로 및 이를 사용한 표시장치 | |
US5410583A (en) | Shift register useful as a select line scanner for a liquid crystal display | |
US4499459A (en) | Drive circuit for display panel having display elements disposed in matrix form | |
JP2000227784A5 (ko) | ||
KR950020755A (ko) | 일치 검출 회로를 갖고 있는 반도체 메모리 디바이스 및 테스트 방법 | |
US6937687B2 (en) | Bi-directional shift register control circuit | |
KR940012021A (ko) | 표시장치의 구동회로 | |
DE69428163D1 (de) | Flache Anzeigevorrichtung und Verfahren zu ihrer Inspektion | |
US7499517B2 (en) | Shift register and shift register set using the same | |
JPH0651028A (ja) | テスト・パターン発生装置 | |
US20200051479A1 (en) | Display driving circuit | |
JPH0682146B2 (ja) | スキヤンパス方式の論理集積回路 | |
KR0134659B1 (ko) | 고속화한 시험패턴 발생기 | |
JP3396720B2 (ja) | 部分積生成回路 | |
KR940006230A (ko) | 반도체 집적회로장치 및 그 기능시험방법 | |
KR950015061A (ko) | 동기식 이진 카운터 | |
JP2827062B2 (ja) | 集積回路 | |
KR970029295A (ko) | 표시장치의 구동회로 및 구동방법 | |
KR100556455B1 (ko) | 티에프티-엘시디(tft-lcd)의게이트구동회로 | |
CN111007955B (zh) | 显示装置 | |
JP3675071B2 (ja) | 液晶駆動装置 | |
JP3302819B2 (ja) | 選択信号発生装置 | |
JP2648001B2 (ja) | 半導体集積回路 | |
US3828342A (en) | Monitoring and display apparatus | |
KR940023099A (ko) | 데이타의 직/병렬변환방법 및 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20060502 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |