KR950015061A - 동기식 이진 카운터 - Google Patents
동기식 이진 카운터 Download PDFInfo
- Publication number
- KR950015061A KR950015061A KR1019930023598A KR930023598A KR950015061A KR 950015061 A KR950015061 A KR 950015061A KR 1019930023598 A KR1019930023598 A KR 1019930023598A KR 930023598 A KR930023598 A KR 930023598A KR 950015061 A KR950015061 A KR 950015061A
- Authority
- KR
- South Korea
- Prior art keywords
- trailing
- carry signal
- inputting
- supplied
- carry
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/40—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using contact-making devices, e.g. electromagnetic relay
- G06F7/42—Adding; Subtracting
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/40—Gating or clocking signals applied to all stages, i.e. synchronous counters
- H03K23/50—Gating or clocking signals applied to all stages, i.e. synchronous counters using bi-stable regenerative trigger circuits
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Analysis (AREA)
- Computing Systems (AREA)
- Computational Mathematics (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Electromagnetism (AREA)
- Dram (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Inverter Devices (AREA)
- Manipulation Of Pulses (AREA)
Abstract
본 발명은, 복수개의 계수단을 가지며 캐리전송방식을 사용하는 동기카운터에 있어서, 선행계수단의 출력신호와 하위계수단에서 발생된 하위캐리신호를 적어도 입력하여 적어도 하나이상의 후행계수단들로 공급되는 후행캐리신호를 발생하는 수단을 구비하는 동기카운터를 제공함으로써, 캐리전성시간을 단축시켜 동기카운터의 성능을 향상시킨다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 범용 T-플립플립의 구체회로도
제4도는 본 발명에 따른 동기식 이진카운터의 실시예를 보여주는 회로도.
Claims (8)
- 복수개의 계수단을 가지며 캐리전송방식을 사용하는 동기카운터에 있어서, 선행계수단의 출력신호와 하위계수단에서 발생된 하위캐리신호를 적어도 입력하여 적어도 하나이상의 수행계수단들로 공급되는 후행캐리신호를 발생하는 수단을 구비함을 특징으로 하는 동기카운터.
- 제1항에 있어서, 상기 후행캐리신호가 상기 착수개의 계수단들중 적어도 상위계수단으로 공급됨을 특징으로 하는 동기카운터.
- 제1항에 있어서, 상기 수단이 상기 선행계순단의 출력신호와 상기 하위개리신호를 입력하는 게이트수단을 구비함을 특징으로 하는 동기카운터.
- 제1항 또는 제3항에 있어서, 선행계수단의 출력신호와 선행계수단으로 공급되는 캐리신호를 입력 하여 적어도 하나이상의 후행계수단들로 공급되는 후행캐리신호를 발생하는 수단과 ; 선행계수단의 출력신호로부터 반전된 신호와 선행계수단으로 공급되는 캐리신호로부터 반전된 신호를 입력하여 적어도 하나이상와 후행계수단들로 공급되는 후행캐리신호를 발생하는 수단을 더 구비함을 특징으로 하는 동 기카운터.
- 복수개의 어드레스신호들을 입력하여 반도체메모리장치내에 집적된 동기카운터에 있어서, 상기 복수개의 어드레스신호들을 각각 입력하며 자체적인 출력신호들을 각각 가지는 복수개의 계수단들과 : 선행계수단의 출력신호와 하위계수단에서 발생된 하위캐리신호를 적어도 입력하여 적어도 하나이상의 후행계수단들로 공급되는 후행캐리신호를 발생하는 수단을 구비함을 특징으로 하는 동기카운터.
- 제5항에 있어서, 상기 후행캐리신호가 상기 복수개의 계수단들중 적어도 상위계수단으로 공급됨을 특징으로 하는 동기카운터.
- 제5항에 있어서, 상기 수단이 상기 선행계수단의 출력신호와 상기 하위캐리신호와 상기 선행계수 단에서 발생된 선행캐리신호를 입력하는 게이트수단을 구비함을 특징으로 하는 동기카운터
- 제5항 또는 제7항에 있어서, 선행계수단의 출력신호와 선행계수단으로 공급되는 캐리신호를 입력하여 적어도 하나이상의 후행계수단들로 공급되는 후행캐리신호를 발생하는 수단과 ; 선행계수단의 출력신호로부터 반전된 신호와 선행계수단으로 공급되는 캐리신호로부터 반전된 신호를 입력하여 적어도 하나이상의 후행계수단들도 공급되는 후행캐리신호를 발생하는 수단을 더 구비함을 특징으로 하는 동기카운터.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930023598A KR950015184B1 (ko) | 1993-11-08 | 1993-11-08 | 동기식 이진카운터 |
GB9422528A GB2284082B (en) | 1993-11-08 | 1994-11-08 | Synchronous binary counter |
TW083110314A TW287332B (ko) | 1993-11-08 | 1994-11-08 | |
CN94118088A CN1088941C (zh) | 1993-11-08 | 1994-11-08 | 同步二进制计数器 |
DE4439929A DE4439929C2 (de) | 1993-11-08 | 1994-11-08 | Zähler mit einer Folge von Zählerstufen |
JP27350694A JP3629050B2 (ja) | 1993-11-08 | 1994-11-08 | 同期式2進カウンタ |
US08/337,503 US5559844A (en) | 1993-11-08 | 1994-11-08 | Binary counter with sped-up ripple carry |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930023598A KR950015184B1 (ko) | 1993-11-08 | 1993-11-08 | 동기식 이진카운터 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR950015061A true KR950015061A (ko) | 1995-06-16 |
KR950015184B1 KR950015184B1 (ko) | 1995-12-23 |
Family
ID=19367538
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019930023598A KR950015184B1 (ko) | 1993-11-08 | 1993-11-08 | 동기식 이진카운터 |
Country Status (7)
Country | Link |
---|---|
US (1) | US5559844A (ko) |
JP (1) | JP3629050B2 (ko) |
KR (1) | KR950015184B1 (ko) |
CN (1) | CN1088941C (ko) |
DE (1) | DE4439929C2 (ko) |
GB (1) | GB2284082B (ko) |
TW (1) | TW287332B (ko) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5692026A (en) * | 1996-05-31 | 1997-11-25 | Hewlett-Packard Company | Apparatus for reducing capacitive loading of clock and shift signals by shifting register-based devices |
US6031887A (en) * | 1997-07-30 | 2000-02-29 | Lucent Technolgies Inc. | High-speed binary synchronous counter |
US5946369A (en) * | 1997-07-30 | 1999-08-31 | Lucent Technologies Inc. | High-speed binary synchronous counter with precomputation of carry-independent terms |
US7109765B1 (en) | 1998-11-03 | 2006-09-19 | Altera Corporation | Programmable phase shift circuitry |
US6642758B1 (en) | 1998-11-03 | 2003-11-04 | Altera Corporation | Voltage, temperature, and process independent programmable phase shift for PLL |
US6470064B2 (en) * | 2000-01-11 | 2002-10-22 | Raytheon Company | Extended length counter chains in FPGA logic |
US6707874B2 (en) | 2002-04-15 | 2004-03-16 | Charles Douglas Murphy | Multiple-output counters for analog-to-digital and digital-to-analog conversion |
US20040024803A1 (en) * | 2002-07-31 | 2004-02-05 | Allen Montijo | Cascaded modified PRBS counters form easily programmed and efficient large counter |
US7149275B1 (en) * | 2004-01-29 | 2006-12-12 | Xilinx, Inc. | Integrated circuit and method of implementing a counter in an integrated circuit |
CN1321500C (zh) * | 2004-04-14 | 2007-06-13 | 武汉大学 | 一种高速同步计数器 |
CN102609317B (zh) * | 2012-01-13 | 2014-05-14 | 从兴技术有限公司 | 一种信号量的处理方法及系统 |
US12040797B2 (en) * | 2022-05-23 | 2024-07-16 | Changxin Memory Technologies, Inc. | Counter circuit |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR960003526B1 (ko) * | 1992-10-02 | 1996-03-14 | 삼성전자주식회사 | 반도체 메모리장치 |
US4513432A (en) * | 1982-06-30 | 1985-04-23 | At&T Bell Laboratories | Multiple self-contained logic gate counter circuit |
US4621370A (en) * | 1984-05-29 | 1986-11-04 | Gte Communication Systems Corporation | Binary synchronous count and clear bit-slice module |
US4741006A (en) * | 1984-07-12 | 1988-04-26 | Kabushiki Kaisha Toshiba | Up/down counter device with reduced number of discrete circuit elements |
JPS6240824A (ja) * | 1985-08-19 | 1987-02-21 | Toshiba Corp | 同期型バイナリカウンタ |
JPS62165433A (ja) * | 1986-01-17 | 1987-07-22 | Matsushita Electric Ind Co Ltd | 同期型カウンタ回路 |
US4780894A (en) * | 1987-04-17 | 1988-10-25 | Lsi Logic Corporation | N-bit gray code counter |
US4856035A (en) * | 1988-05-26 | 1989-08-08 | Raytheon Company | CMOS binary up/down counter |
JP2733251B2 (ja) * | 1988-06-30 | 1998-03-30 | シャープ株式会社 | 同期式プログラマブルカウンタ |
US4924484A (en) * | 1988-10-27 | 1990-05-08 | International Business Machines Corp. | High speed digital counter |
JPH04239819A (ja) * | 1991-01-24 | 1992-08-27 | Oki Electric Ind Co Ltd | 同期式カウンタ |
DE4201776C1 (en) * | 1992-01-23 | 1993-09-16 | Hurth Maschinen Und Werkzeuge Gmbh, 8000 Muenchen, De | Synchronous dual counter stage using flip=flops - has AND=gate receiving all flip=flop outputs controlling memory flip=flop coupled to transfer output of dual counter stage |
US5237597A (en) * | 1992-03-20 | 1993-08-17 | Vlsi Technology, Inc. | Binary counter compiler with balanced carry propagation |
-
1993
- 1993-11-08 KR KR1019930023598A patent/KR950015184B1/ko not_active IP Right Cessation
-
1994
- 1994-11-08 TW TW083110314A patent/TW287332B/zh not_active IP Right Cessation
- 1994-11-08 JP JP27350694A patent/JP3629050B2/ja not_active Expired - Fee Related
- 1994-11-08 CN CN94118088A patent/CN1088941C/zh not_active Expired - Fee Related
- 1994-11-08 GB GB9422528A patent/GB2284082B/en not_active Expired - Fee Related
- 1994-11-08 DE DE4439929A patent/DE4439929C2/de not_active Expired - Fee Related
- 1994-11-08 US US08/337,503 patent/US5559844A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
GB2284082B (en) | 1998-02-11 |
JP3629050B2 (ja) | 2005-03-16 |
GB2284082A (en) | 1995-05-24 |
JPH07193492A (ja) | 1995-07-28 |
CN1088941C (zh) | 2002-08-07 |
KR950015184B1 (ko) | 1995-12-23 |
TW287332B (ko) | 1996-10-01 |
DE4439929A1 (de) | 1995-05-11 |
GB9422528D0 (en) | 1995-01-04 |
US5559844A (en) | 1996-09-24 |
DE4439929C2 (de) | 2000-07-06 |
CN1109660A (zh) | 1995-10-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR920008768A (ko) | 반도체기억장치 | |
KR900005264A (ko) | 클럭신호스위칭회로와 그 스위칭방법 | |
KR950015061A (ko) | 동기식 이진 카운터 | |
KR880009381A (ko) | 반도체 집적회로장치 | |
KR970008876A (ko) | 펄스폭 변조(pulse width modulation)회로 | |
KR910017809A (ko) | 디지탈 신호 프로세서 | |
KR940016816A (ko) | 반도체 집적 회로 장치 | |
KR870009387A (ko) | 반도체 대규모 집적회로 | |
KR850008567A (ko) | 반도체 집적회로 | |
KR850002641A (ko) | 시프트 레지스터 | |
KR920001523A (ko) | 검출 회로를 포함하는 반도체 집적회로 | |
KR960026760A (ko) | 펄스 신호 정형회로 | |
KR950013116A (ko) | 디지털신호 전송회로 | |
KR0137522B1 (ko) | 가변 지연소자를 가진 펄스 발생기 | |
KR920003769A (ko) | 서라운드 제어회로 | |
KR890007286A (ko) | 제어신호 출력회로 | |
KR960039640A (ko) | 입출력 신호 전파지연이 감소된 논리 및 기억회로를 포함하는 장치 및 그 장치를 제공하는 방법 | |
KR960036334A (ko) | 가변형 지연회로 | |
KR960039631A (ko) | 논리회로의 글리치 제거장치 | |
KR970051268A (ko) | 반도체 메모리 장치의 내부 클럭 발생 회로 | |
KR970019061A (ko) | 데이타 출력버퍼 | |
KR960011611A (ko) | 클럭-더블링 장치 | |
KR970019079A (ko) | 클럭버퍼(Clock Buffer)회로 | |
KR980004068A (ko) | 데이터 입출력 장치 | |
KR940017195A (ko) | 바이너리 증가회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20071203 Year of fee payment: 13 |
|
LAPS | Lapse due to unpaid annual fee |