KR960039991A - 다중 루프를 이용한 어드레스 계산장치 - Google Patents

다중 루프를 이용한 어드레스 계산장치 Download PDF

Info

Publication number
KR960039991A
KR960039991A KR1019950010435A KR19950010435A KR960039991A KR 960039991 A KR960039991 A KR 960039991A KR 1019950010435 A KR1019950010435 A KR 1019950010435A KR 19950010435 A KR19950010435 A KR 19950010435A KR 960039991 A KR960039991 A KR 960039991A
Authority
KR
South Korea
Prior art keywords
signal
address
multiplexer
system controller
zero detection
Prior art date
Application number
KR1019950010435A
Other languages
English (en)
Other versions
KR100195692B1 (ko
Inventor
김경진
Original Assignee
배순훈
대우전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자 주식회사 filed Critical 배순훈
Priority to KR1019950010435A priority Critical patent/KR100195692B1/ko
Publication of KR960039991A publication Critical patent/KR960039991A/ko
Application granted granted Critical
Publication of KR100195692B1 publication Critical patent/KR100195692B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/439Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation using cascaded computational arrangements for performing a single operation, e.g. filtering
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/129Scanning of coding units, e.g. zig-zag scan of transform coefficients or flexible macroblock ordering [FMO]
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/176Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a block, e.g. a macroblock
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/124Quantisation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/625Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding using discrete cosine transform [DCT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computing Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Small-Scale Networks (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

본 발명은 다중루프를 이용한 어드레스 계산장치로서, 시스템 제어기로부터 입력되는 로드신호에 의해 구동하여 미리 설정되어 있는 초기값에 따라 각각의 루프를 순차적으로 실행시킨 후 제로검출 종료신호를 출력하는 다중루프회로 (100)와 ; 어드레스 오프셋 신호에 의한 상기 다중루프회로 (100)의 제로검출 종료신호를 각각 선택하여 출력하는 멀티플랙서 (200); 상기 멀티플랙서 (200) 에서 선택하여 출력된 신호를 가산한 후 시스템제어기의 램에 출력하여 필요한 어드레스를 계산하게 하는 가산기 (300)로 구성되어 필요한 어드레스를 계산하게 한 것이다.

Description

다중 루프를 이용한 어드레스 계산장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 다중 루프를 이용한 어드레스 계산장치의 블럭선도, 제4도는 다중 루프회로의 블럭회로도, 제5도는 지그 재그 스캔을 도시한 상세도이다.

Claims (1)

  1. 시스템 제어기로부터 입력되는 로드신호에 의해 구동하여 미리 설정되어 있는 초기값에 따라 각각의 루프를 순차적으로 실행시킨 후 제로검출 종료신호를 출력하는 다중루프회로 (100)와 ; 어드레스 오프셋 신호에 의한 상기 다중루프회로 (100)의 제로검출 종료신호를 각각 선택하여 출력하는 멀티플렉서 (200) ; 상기 멀티플랙서 (200)에서 선택하여 출력된 신호를 가산한 후 시스템 제어기의 램에 출력하여 필요한 어드레스를 계산하게 하는 가산기 (300)로 구성된 것을 특징으로 하는 다중루프를 이용한 어드레스 계산장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950010435A 1995-04-29 1995-04-29 다중 루프를 이용한 어드레스 계산장치 KR100195692B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950010435A KR100195692B1 (ko) 1995-04-29 1995-04-29 다중 루프를 이용한 어드레스 계산장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950010435A KR100195692B1 (ko) 1995-04-29 1995-04-29 다중 루프를 이용한 어드레스 계산장치

Publications (2)

Publication Number Publication Date
KR960039991A true KR960039991A (ko) 1996-11-25
KR100195692B1 KR100195692B1 (ko) 1999-06-15

Family

ID=19413339

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950010435A KR100195692B1 (ko) 1995-04-29 1995-04-29 다중 루프를 이용한 어드레스 계산장치

Country Status (1)

Country Link
KR (1) KR100195692B1 (ko)

Also Published As

Publication number Publication date
KR100195692B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
KR950003811A (ko) 차량용 지진경보장치
KR920004996A (ko) 전자기기장치
KR950035441A (ko) 프레임-주파수 변환장치
KR880010616A (ko) 신호 전이 향상장치
KR960006247A (ko) 주파수 변환 회로
KR960039991A (ko) 다중 루프를 이용한 어드레스 계산장치
KR950019757A (ko) 고속화한 시험패턴 발생기
KR920020981A (ko) 칼라수상관 스크린의 다수포인트를 측정하기 위한 자계 이동코일 선택장치
KR960036681A (ko) 블럭킹 현상을 제거하기 위한 움직임 보상장치
KR910003522A (ko) 화상처리시스템의 처리입력방식
KR840000825A (ko) 전자복사기의 출력 체크장치
KR940002711A (ko) 인터럽트 처리장치 및 그 방법
KR970008883A (ko) 인버터에서의 데드(Dead) 타임 발생회로
KR970029301A (ko) 데이타 인에이블신호 우선처리의 액정표시장치 신호처리회로
KR970019445A (ko) 화상합성장치 및 수신장치
KR970007624A (ko) 소프트웨어 제어에 의한 인터럽트 선택회로
KR970023459A (ko) 메모리테스트시스템의 메모리 테스트 방법
KR850002816A (ko) 교류전기차의 제어방식
KR950004819A (ko) 전화기의 메시지 표시장치
KR910007335A (ko) 수퍼 임포저의 화면 수평분할 디스플레이방식
KR950006584A (ko) 승산회로
KR970059892A (ko) 데이타 인터페이스 장치
KR960002044A (ko) 네트워크를 이용한 비퍼지화 연산기능을 갖는 퍼지연산장치
KR940017196A (ko) 그래픽 전용 제어 회로
KR940010770A (ko) 종횡비 변환 출력장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110201

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee