KR100195692B1 - 다중 루프를 이용한 어드레스 계산장치 - Google Patents

다중 루프를 이용한 어드레스 계산장치 Download PDF

Info

Publication number
KR100195692B1
KR100195692B1 KR1019950010435A KR19950010435A KR100195692B1 KR 100195692 B1 KR100195692 B1 KR 100195692B1 KR 1019950010435 A KR1019950010435 A KR 1019950010435A KR 19950010435 A KR19950010435 A KR 19950010435A KR 100195692 B1 KR100195692 B1 KR 100195692B1
Authority
KR
South Korea
Prior art keywords
signal
loop
address
outputting
system controller
Prior art date
Application number
KR1019950010435A
Other languages
English (en)
Other versions
KR960039991A (ko
Inventor
김경진
Original Assignee
전주범
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전주범, 대우전자주식회사 filed Critical 전주범
Priority to KR1019950010435A priority Critical patent/KR100195692B1/ko
Publication of KR960039991A publication Critical patent/KR960039991A/ko
Application granted granted Critical
Publication of KR100195692B1 publication Critical patent/KR100195692B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/439Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation using cascaded computational arrangements for performing a single operation, e.g. filtering
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/129Scanning of coding units, e.g. zig-zag scan of transform coefficients or flexible macroblock ordering [FMO]
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/176Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a block, e.g. a macroblock
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/124Quantisation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/625Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding using discrete cosine transform [DCT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computing Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Small-Scale Networks (AREA)

Abstract

본 발명은 다중루프를 이용한 어드레스 계산장치로서, 시스템 제어기로부터 입력되는 로드신호에 구동하여 미리 설정되어 있는 초기값에 따라 각각의 루프를 순차적으로 실행시킨후 제로검출 종료신호를 출력하는 다중 루프회로(100)와 : 어드레스 오프셋 신호에 의한 상기 다중루프회로(100)의 제로검출 종료신호를 각각 선택하여 출력하는 멀티플랙서(200) : 상기 멀티 플랙서(200)에서 선택하여 출력된 신호를 가산한 후 시스템제어기의 램에 출력하여 필요한 어드레스를 계산하게 하는 가산기(300)로 구성되어 필요한 어드레스를 계산하게 한 것이다.

Description

다중 루프를 이용한 어드레스 계산 장치
제1도는 일반적인 부호화기를 도시한 블록도.
제2도의 (a)는 DC차이값을 일차원 부호화하는 VLC 테이블.
(b)는 DCT영역에서의 지그재그 스캔방법.
제3도는 본 발명에 따른 다중루프를 이용한 어드레스 계산장치의 블록도.
제4도는 다중 루프회로의 회로도.
제5도는 지그재그 스캔을 도시한 상세도이다.
* 도면의 주요부분에 대한 부호의 설명
100 : 다중루프회로 110 : 카운터제어부
120 : 카운터부 122 : 제1루프처리부
124 : 제2루프처리부 126 : 제3루프처리부
122-1, 124-1, 126-1 : 카운터
122-2, 124-2, 126-2 : 제로검출부
200 : 멀티플랙서 300 : 가산기
본 발명은 다중 루프를 이용한 어드레스 계산 장치에 관한 것으로, 특히 영상신호의 데이터 압축시 화면을 일정한 크기의 블록으로 나누어 하드웨어적으로 처리할 경우 블록에 대한 연속적인 어드레스를 계산하기 위하여 사용하는 다중 루프를 이용한 어드레스 계산장치에 관한 것이다.
영상신호의 데이터 압축은 이미 40여년전 채널의 대역폭과 신호대 잡음비가 주어졌을 때 이 채널을 통해 임의의 낮은 에러율로 전송할 수 있는 데이터량, 즉 채널용량을 구하는 식이 샤논에 의해 발견되었다. 6MHz의 대역폭을 갖는 현재의 NTSC지상방송 채널에서는 이 채널 용량이 20Mbps안팎이 되는 바, 대략 영상신호가 17Mbps, 음성신호가 0.5Mbps를 점유하고, 남은 부분은 기타 보조데이타, 문자방송, 에러정정부호등이 차지하게 된다.
따라서 단순 PCM시에 1.2Gbps에 이르는 영상신호의 데이터량을 70:1이상으로 압축해서 전송해야 하는데, 압축시 영상정보의 손실을 최소화하기 위해서는 영상신호에 내재하는 색성분간의 중복성, 화면과 화면간 시간축 방향의 시간적 중복성, 그리고 화면내 공간의 이웃하는 화소간의 공간적 중복성을 효과적으로 제거해야 한다.
이러한 색성분간의 중복성의 제거는 카메라로부터 출력되는 R.G.B신호는 색성분간의 상호 의존도가 높아 이 상관도를 떨어뜨리고 인간의 시각특성에 맞도록 하기 위해, Y,U,V의 색체계로 변환한다. 인간의 눈이 가장 민감한 Y성분은 약 30MHz의 대역을 차지하나 U와 V는 약 15MHz정도만을 차지하므로 데시메이션에 의해 샘플의 수를 줄이더라도 정보의 손실이 거의 없다.
이웃하는 화면간의 존재하는 상관성을 이용하는 시간적 중복성을 없애기 위해 움직임 보상 DPCM방식을 이용한다. 이것은 화면을 일정한 크기의 매크로 블록으로 나누어 각 매크로 블록이 이전화면의 어느 곳으로부터 움직여 왔는지를 나타내는 움직임 벡터를 구하고, 이 벡터를 이용하여 움직임 보상을 행한다.
움직임벡터를 구하는 방법으로 MSE(mean square error)나 MAE(mean absolute error)등의 기준을 사용하는 BMA(block matching algorithm)를 비롯하여 여러 방법이 이용되고 있다. 움직임 벡터의 탐색영역과 정밀도는 오차신호의 크기를 변화시키며, 이는 최종 부호화된 데이터의 양을 변화시킨다. 대부분의 영상에서 수평방향의 움직임이 수직방향보다 많으므로 탐색영역도 보통 수평방향으로 더 넓으며, 탐색영역은 이웃하는 화면간의 최대 변위가 어느정도인가에 따라 결정된다.
이러한 움직임 벡터의 정밀도는 흔히 화소단위 혹은 더욱 정밀한 반화소 단위 까지 하고 있다.
반화소 단위의 움직임 벡터를 추정하기 위해 흔히 쓰이고 있는 방법은 우선 화소단위의 움직임 벡터를 블록매칭알고리즘(BMA)등의 방법에 의해 구하고, 이 벡터 주변의 반화소 위치의 값들을 보간법에 의해 구한 후, 화소단위 움직임 벡터를 포함하여 주변 9개의 반화소 단위 벡터위치에 의해 2차 플서치(full search)를 행하여 가장 작은 위치가 반화소 단위 움직임 벡터로 결정된다.
공간적 중복성의 제거는 화면내에 인접하는 화소간에는 상관도가 높으므로 블록(8x8 화소)단위로 변화부호화의 일종인 DCT 및 양자화 과정을 통하여 공간적 중복성을 제거한다.
양자화는 영상신호가 DCT등에 의해 주파수 영역으로 변환된 후, 일반적으로 실수값을 각 계수들을 한정된 데이터 길이로 표현하기 위해서는 양자화 하여야 한다. 이 과정에서 양자화 잡음이 발생하여 손실이 있는 코딩이 된다. 저주파 성분은 진폭변화가 크고, 고주파 성분은 변화가 작아, 저주파 성분에 많은 비트가 할당된다. 단순히 복구된 영상의 신호대 잡음비를 높이기 위해서라면 각 주파수 성분 별로 통계적 분산을 구하여 양자화 잡음이 주파수에 관계없이 균일하게 유지되도록 비트할당을 하면 되지만, 인간의 시각특성이 고주파 성분의 양자화 잡음에는 덜 민감하므로 고주파 성분일수록 양자화 스텝 사이즈를 키워 양자화 잡음을 더 허용하고 있다. 이를 위해 DCT계수들은 먼저 인간의 시각 특성에 따른 웨이팅 매트릭스(weighting matrix)에 의해 나눠진 후, 버퍼와 블록의 복잡성에 따라 결정되는 양자화 스텝 사이즈에 의해 양자화된다.
가변장 부호화에서는 양자화된 DCT계수가 최종적으로 통계적 특성에 따라 가변장 부호를 사용하는 엔트로피 부호화를 통하여 더욱 데이터 압축이 이루어지는데, 이 과정은 양자화와는 달리 손실이 없는 코딩이다. 엔트로피 부호로는 허프만 코드, 아리스매틱 코드, 유니버샬 코드가 있는데, 양자화된 DCT계수는 주로 허프만 코드를 사용하여 가변장부호화(VLC)된다.
이때, DCT계수중 DC계수와 AC계수를 구분하여 서로 다른 방법으로 부호화한다. 보통 각 블록의 DC값은 주변 블록의 DC값과 많은 상관성이 있으므로, 이전 블록의 DC값과 차이를 구하여 그 차이 값을 부호화하고, 첫 번째 블록이 DC는 DC의 가변범위의 중간 값인 128개의 차이를 구하여 부호화한다. 이렇게 구해진 DC차이값 들은 첨부도면 제2도(a)의 (a),(b)와 같이 일차원 VLC를 통하여 부호화한다.
또한 AC계수는 DCT영역에서 DC계수 부근의 AC계수값이 0일 아닐 확률이 높고, DC계수에서 멀어질수록 0이 발생할 확율이 높다는 점을 이용하여 보다 더 효과적인 데이터 압축을 위해 계수들을 재 정렬하는데, 주로 제2도의 (b)와 같이 지그재그 스캔을 통해 1차원으로 정렬한다. 여기서, 0이 연속적으로 나타나는 갯수(zero-run)와 0이 아닌 계수들의 값(level)을 (run, level)의 2차원으로 표현한다. 예를들어, 지그재그 스캔이 되어 30, 2, 0, 0, -8, 0, 0, 9..와 같이 정렬된 DCT계수는 런-레벨 부호화를 통하여(0,30), (0,2), (2, -8), (3, 9)... 와 같이 표현된다.
그리고 지그재그 스캔된 계수들이 어떤 위치 이후에 계속해서 끝까지 0이 발생할 경우는 블록의 끝을 나타내는 EOB(end of block)부호를 추가한다.
이와 같이 (run, level)부호화된 데이터는 허프만 부호 표를 이용하여 VLC된다.
이러한 움직임 보상 변환 부호화 기법을 근간으로 하는 종래의 디지털 HDTV시스템을 첨부도면 제1도를 참고로 하여 설명하면 다음과 같다.
제1도는 일반적인 영상부호기의 구성을 나타낸 블록도로서, 감산기(10)는 프레임 단위로 입력되는 현재 프레임의 원영상과 이전 프레임의 복원영상에 대한 움직임보상 영상을 감산하여 프레임간 차영상을 생성한다.
이산여현 변환부(DCT:12)에서는 픽셀간의 상관성을 제거하기 위하여 프레임간 차영상을 예를 들면 8x8픽셸의 블록으로 이산여현변환하여 이산여현변환 계수를 출력한다.
양자화기(Q:14)에서는 블록 단위로 얻어진 상기 이산여현변화부(12)의 변환 계수를 한정된 비트길이로 표현하여 출력한다.
가변장 부호기(VLC :16)에서는 상기 양자화기(14)에서 양자화된 이산여현 변환계수, 움직임 벡터의 차신호 등을 발생확률이 높은 부호어들에 대해서는 부호당 짧은 비트를 할당하고, 발생확률이 낮은 부호들에 대해서는 부호당 긴 비트를 할당하여 부호의 평균길이를 엔트로피에 가깝게 하여 버퍼(미도시)를 통해 복호기(미도시)로 전송한다.
역양자화기(Q:18)에서는 인트라디시계수(intra DC)와 그외 계수(intra Ac, inter DC, inter AC)를 역양자화하는데, 이산여현변환계수 중 화질에 가장 큰 영향을 미치는 DC값은 그 정밀도에 따라 8내지 11비트를 할당하여 각각의 양자화스텝 사이즈에 해당하는 8, 4, 2, 1등을 곱하여 DC계수를 복원하고, 그 외 계수는 블록 내 모든 64개의 이산여현변환계수에 2를 곱한 뒤 인터블럭(inter block)의 경우에만 해당 계수의 사인(sign)값을 (음수일 때 -1, 양수일 때 1) 더하여, 여기에 인터/인트라(inter. Intra)에 따라 가중치 행렬을 곱한 뒤 균일/비균일 양자화기를 구분하는 q스케일 형태 플래그에 따라 선택된 양자화기의 스케일 값을 곱하여 역양자화한다.
역이산여현변환부(IDCT : 20)는 상기 양자화기(14)의 출력단에 연결되며, 역양자화기(18)에서 역양자화된 프레임간 차영상을 이산여현변환부(12)에 입력되기 이전의 상태로 복원한다.
가산기(22)에서는 상기 역이산여현변환부(20)에서 복원된 프레임간 차영상과 움직임보상 영상을 가산하여 이전 프레임의 복원영상으로 프레임 메모리(24)에 저장한다.
움직임 추정부(ME:26)에서는 통상 블록정합 알고리즘(BMA)을 사용하며, 입력되는 현재 프레임의 영상과 함께 프레임 메모리(24)에 저장된 이전 프레임의 복원 영상간의 유사한 부분을 추정하여 그 위치 이동의 결과를 움직임 벡터로 출력한다.
움직임보상부(MC :28)에서는 상기 프레임 메모리(24)에 저장되어 있는 이전프레임의 복원영상의 움직임 위치를 움직임 벡터에 의하여 보상한 움직임 보상영상을 감산기(1)의 가산기(22)로 각각 출현한다.
이상과 같이 동작하는 HDTV시스템에서 핵심적인 요소들인 움직임 추정기 DCT/IDCT, LVC, 가변길이 부호화(VLC)등의 소프트웨어적인 기법에 대하여 움직임 추정기를 예로 하여 설명하면 다음과 같다.
움직임추정기(28)는 영상신호의 프레임간 잉여정보를 제거하기 위한 움직임 추정 및 보상을 위해 가장 널리 사용되는 방법은 BMA(block, matching algrorithm)이다. BMA는 현재 프레임의 영상을 작은 크기의 블록으로 나눈 다음, 각 블록 단위로 이전 프레임의 영상 내에서 가장 유사한 블록을 찾는 것이다. BMA에서 블록간의 유사성은 다음과 같이 정의되는 MAE(mean absolute error)에 의해 추정된다.
여기서 a(i, j)는 N x N크기의 입력 블록신호를 나타내고 b(i, j)는 이전프레임 영상신호를 나타낸다.
실제적으로 움직임 추정은 예상 움직임 벡터의 범위, 즉 검색 범위를 PxP로 제한하여 현재 영상신호를 이전 프레임내의 영상신호와 비교하여 최소의 MAE를 가지는 벡터를 최적의 움직임 벡터로 추정한다.
즉, BMA연산은 다음과 같은 4개의 루프로 나타내어지게 된다.
상기와 같이 나타내어지는 BMA의 연산을 NxN 크기의 2개의 블록간의 MAE를 예상 움직임 벡터의 개수만큼 즉 PxP회 반복하는 것으로 이루어져 있음을 알수 있다. 여기서 각 예상 움직임 벡터에 대한 MAE연산은 전형적인 벡터 내적 연산과 유사하게 이루어진다.
상기 식을 살펴보면, 예상 움직임 벡터에 대한 MAE를 계산할 때 입력 블록{a(i,j)}는 고정되어 있으나, 이전 프레임의 영상들로 이루어지는 기준블록{b(i,j)}는 예상 움직임 벡터의 크기에 따라 좌우, 혹은 상하로 1화소씩 이동시키면서 MAE들을 계산할 수 있다.
상술한 바와 같이 HDTV신호의 전송을 위해서는 대역 압축이 반드시 필요하게 된다. 이러한 대역압축을 위해서 완전 디지털 방식의 HDTV시스템에서는 크게 3가지 방법을 사용하고 있는데, 첫째는 화상과 다음 화상간의 관계, 즉 움직임 벡터의 값을 이용하여 전송 정보량을 줄이는 기법, 둘째로 한 화상 안의 정보압축을 위한 DCT변환과 양자화기법, 그리고 세 번째로 이들 변환된 정보를 정보의 확률적 분포에 의해 적절한 크기의 비트로 변환하는 VLC기법이 그것이다.
이와같이 이들 정보 압축 기법중, 연속되는 화상신호에서 현재 프레임의 화소들이 이전 프레임에 비해 어느 정도 움직였는지를 벡터로 표시한 움직임 벡터를 추정하여, 전체 영상의 전송 대신 이들 움직임 벡터의 정보를 전송함으로써 전송정보를 줄이고, 실제로 수신 단에서의 화상복원은 이들 추정된 움직임 벡터의 값에 의해 추정, 보상되어 만들어지기 때문에, 정확한 움직임 벡터의 추정이 중요하게 되고, 그 보상 방법 또한 중요한 문제가 된다.
더욱이 아무리 우수한 추정방법, 보상방법이라도, HDTV와 같이 프레임 속도가 30프레임/초에 이르면 실시간 구현이 문제가 되기 때문에 하드웨어적인 구현을 염두에 둔 추정, 보상방법의 구현 또한 중요한 고려점이 될 수밖에 없다.
이에 본 발명은 상기와 같은 문제를 가지고 소프트웨어적인 처리방법을 다중루프를 이용하여 하드웨어적으로 처리할 때 연속적으로 필요한 어드레스를 계산하기 위하여 구현한 다중루프를 이용한 어드레스 계산장치를 제공하는 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 다중루프를 이용한 어드레스 계산장치는 시스템제어기로부터 입력되는 시작신호(Start)에 의해 구동하여 미리 설정되어 있는 초기 값에 따라 각각의 루프를 순차적으로 실행시킨 후 제로검출 종료신호를 출력하는 다중루프와 : 어드레스 오프셋신호에 의한 상기 다중루프 회로의 제로검출 종료신호를 각각 선택하여 출력하는 멀티 플랙서 : 상기 멀티 플랙서에서 선택하여 출력된 신호를 가산한 후 시스템제어기의 램에 출력하여 필요한 어드레스를 계산하는 가산기로 구성된다..
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 자세히 설명하면 다음과 같다.
제3도는 본 발명에 의한 다중루프를 이용한 어드레스 계산장치의 블록도로서, 시스템 제어기(미도시)로 부터 입력되는 시작신호(Start)에 의해 구동하여 미리 설정되어 있는 초기값에 따라 각각의 루프를 순차적으로 실행시킨 후 제로검출 종료신호를 출력하는 다중루프회로(100)와, 어드레스 오프셋신호에 의해 상기 다중루프 회로(100)의 제로검출 종료신호를 각각 선택하여 출력하는 멀티 플랙서(200) : 상기 멀티 플랙서(200)에서 선택하여 출력된 신호를 가산한 후 시스템 제어기의 램(미도시)에 출력하여 필요한 어드레스를 계산하는 가산기(300)으로 구성된다.
이어서, 상기와 같이 구성되는 본 발명의 도장 및 본 발명의 동작 및 효과를 첨부한 도면 제4도 및 제5도를 참조하여 상세히 설명하면 다음과 같다.
제4도는 다중루프회로(100)의 실시예의 회로도로서, 시스템 제어기로부터 입력되는 시된신호(Start)에 의해 구동되어 각각의 루프의 제어명령을 출력하여 실행시키고, 종료(End)를 판단하는 카운터제어부(110)와 : 상기 카운터제어부(110)의 제어명령에 의해 미리 설정되어 있는 초기값을 카운트클럭에 따라 카운트하여 제로가 검출되면 종료신호를 출력하는 카운터부(120)도 구성된다.
그리고 카운터제어부(110)은 하나의 SR플립플롭(114)과, 3개의 D플립플롭(116,117,118), 4개의 엔드게이트(111,112,113), 그리고 세 개의 인버터로 이루어지고, 카운터부(120)는 제 1내지 제3루프처리부(122,124,126)로 이루어지고, 각루프처리부는 프리셋 가능한 카운터(122-1,124-1,126-1)와 제로 검출부(122-2, 124-2, 126-2)로 이루어진다.
카운터제어부(110)의 SR플립플롭(114)의 S단자에 시스템 제어기로부터 스타트(Start) 신호가 입력되고, R단자는 D플립플롭(115)의 출력 신호가 입력되며, 클럭단자에는 시스템 제어기로부터 공급된 반전된 클럭(/cuk)이 입력된다.
엔드케이크(111)는 상기 SR플립플롭(114)의 출력신호와 시스템 제어기에서 입력된 클럭 신호를 논리곱 연산하여 카운트 클럭(cuk)신호를 제1루프처리부(122)에 제공한다.
카운터부(120)의 제1루프처리부(122)는 상기 엔드케이트(111)에서 출력된 카운트 클럭 신호에 의해 카운터(122-1)에 미리 설정되어 있는 초기값(BSI)을 카운트하고 제로 검출부(122-2)는 상기 카운터(122-1)의 출력값이 0(제로)이 되는 것을 검출하여, 제 1 루프종료신호 E1을 멀티플랙서(200)에 출력한다.
카운터제어부(110)의 D플립플롭(116)의 D단자에는 상기 제1루프처리부(122)에서 출력된 제1루프종려신호 E1가 입력하고, Q단지에는 시스템제어기로부터 공급되어 인버터에서 반전된 클럭신호(/CLK)가 입력되어 상기 제 1루프 종료 신호를 출력한다.
엔드게이트(112)는 상기 디플립플롭(116)에서 출력된 신호와 시스템 제어기로부터 공급되는 신호를 논리곱을 연산한 후 제 2카운터(124-1)의 카운트 클럭신호를 출력된다.
카운터부(120)의 제2 루프처리기(124)는 상기 엔드케이트(112)에서 출력된 카운트 클럭신호에 의해 카운터(124-1)에 미리 설정되어 있는 초기값(PS2)을 카운트하고, 제로검출부(124-2)는 카운터(124-1)의 출력이 0이 되는 것을 검출하여 제2 루프종료신호 E2를 멀티플랙서(200)에 출력한다.
카운터제어부(110)의 D플립플롭(117)의 D단자에는 상기 제2 루프처리부(124)에서 출력된 제2 루프종료신호가 입력되는데, 이 입력은 시스템제어기로부터 공급되어 인버터에서 반전된 클럭신호(/CLK)에 의해 구동되어 Q단자를 통해 출력된다.
엔드게이트(113)에서는 상기 디플립플롭(117)에서 출력된 신호와 시스템 제어기로부터 공급되는 클럭신호의 조합에 의해 제 3루프 처리를 위한 카운트 클럭신호를 출력한다.
카운터부(120)의 제 3루프처리기(126)에서는 상기 엔드케이트(113)에서 출력된 클럭(CLK)신호에 의해 카운터(126-1)에 미리 설정되어 있는 초기값(PS3)을 카운트하고, 제로검출부(126-2)에서는 상기 카운터(126-1)의 카운트값이 0이 되는 것을 검출하여 제 3루프 종료신호 E3를 멀티 플랙서(200)에 출력한다.
카운터제어부(110)의 엔드케이트(118)에서는 상기 제 1, 2, 3루프 처리부(122, 124, 126)로부터 출력된 종류신호 E1, E2, E3를 입력받아 논리곱연산을 수행하여 루프실행 종료신호(End)를 시스테제어기로 출력한다.
제5도는 지그재그 스캔을 도시한 상세도로서, 어드레스 오프셋 신호를 설정하기 위하여 8x8 블록의 화소단위로 나누어 지그재그 스캔을 통해 제1 어드레스 오프셋신호 a=1, 제 2어드레스 오프셋 신호 b=128-7 = 121, 제 3 어드레스 오프셋 신호 a=1, 제2 어드레스 오프셋 신호 b=128-7=121, 제 3어드레스 오프셋 신호 c=8-(128x7)+7= -895를 구하여 멀티 플랙서(200)로 공급한다.
상기와 같이 제로검출 종료신호 E1, E2, E3가 멀티 플랙서(200)에 출력되어 어드레스 오프셋신호 a, b, c에 따라 순차적으로 각각의 신호를 선택하여 가산기(300)에 출력하면, 이 가산기(300)는 상기 신호를 가산하여 램으로부터 저장된 데이터를 읽어와 필요한 어드레스를 계산할 수 있게 한 것이다.
상기한 바와 같이, 본 발명의 다중 루프를 이용한 어드레스 계산장치는 8x8크기의 블록을 이용, 지그재그 스캔을 통해 설정한 어드레스 오프셋 신호를 사용하여 다중 루프회로의 제로검출신호를 각각 선택하게 함으로써 필요한 어드레스를 계산할 수 있게 한 효과가 있다.

Claims (1)

  1. 시스테제어기로부터 입력되는 시작신호(Start)에 의해 구동되어 미리 설정되어 있는 초기값을 카운트 클럭에 따라 카운트하여 각각의 루프를 순차적으로 실행시킨후 제로가 검출되면 각 루프 종료 신호를 출력하는 다중 루프회로(100)와; 어드레스 오프셋 신호에 따라 상기 다중 루프회로(100)의 제로검출 종료신호를 선택하여 출력하는 멀티 플랙서(200) : 및 상기 멀티 플랙서(200)에서 선택되어 출력된 신호를 가산한 후 상기 시스테제어기의 램에 출력하여 필요한 어드레스를 계산하게 하는 가산기(300)로 구성되는 것을 특징으로 하는 다중 루프를 이용한 어드레스 계산장치.
KR1019950010435A 1995-04-29 1995-04-29 다중 루프를 이용한 어드레스 계산장치 KR100195692B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950010435A KR100195692B1 (ko) 1995-04-29 1995-04-29 다중 루프를 이용한 어드레스 계산장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950010435A KR100195692B1 (ko) 1995-04-29 1995-04-29 다중 루프를 이용한 어드레스 계산장치

Publications (2)

Publication Number Publication Date
KR960039991A KR960039991A (ko) 1996-11-25
KR100195692B1 true KR100195692B1 (ko) 1999-06-15

Family

ID=19413339

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950010435A KR100195692B1 (ko) 1995-04-29 1995-04-29 다중 루프를 이용한 어드레스 계산장치

Country Status (1)

Country Link
KR (1) KR100195692B1 (ko)

Also Published As

Publication number Publication date
KR960039991A (ko) 1996-11-25

Similar Documents

Publication Publication Date Title
EP0763925B1 (en) Image encoding optimising the amount of generated code
KR0155784B1 (ko) 영상데이타의 적응형 가변장 부호화/복호화방법
JP3109854B2 (ja) 画像符号化方法及び装置
KR100946600B1 (ko) 무손실 방식으로 디지털 이미지 데이터를 인코딩하기 위한 장치 및 방법
KR960006762B1 (ko) 화상부호화를 위한 효율적인 2차원 데이타의 주사선택회로
KR970005831B1 (ko) 적응적 프레임/필드 변환 부호화를 이용한 영상 부호화기
US20040105491A1 (en) Method and apparatus for estimating and controlling the number of bits output from a video coder
JPH1013834A (ja) 連続画像の適応型符号化方法、符号化装置及び復号化装置
KR100846774B1 (ko) 블록킹 효과를 제거하기 위한 필터링 방법 및 그 장치
JP2880051B2 (ja) 1d/2d dctを用いた映像信号符号化装置
EP1516493B1 (en) A method and system for optimizing image sharpness during coding
US5742342A (en) Apparatus for encoding an image signal using vector quantization technique
JP2891773B2 (ja) ディジタル画像シーケンスを処理する方法および装置
KR19980017213A (ko) 열화영상에 대한 보상기능을 갖는 영상 복호화 시스템
US7613351B2 (en) Video decoder with deblocker within decoding loop
US6081552A (en) Video coding using a maximum a posteriori loop filter
KR100195692B1 (ko) 다중 루프를 이용한 어드레스 계산장치
KR100230839B1 (ko) 동영상 복호기의 블록화 현상 제거 방법 및 그장치
KR100230841B1 (ko) 동영상 복호기의 블록화 현상 제거 방법 및 그 장치(Method of and Device for eliminating blocking effect in a motion picture decoder)
KR100221308B1 (ko) 블록화 현상 제거 장치 및 이를 이용한 동영상 복호화기
KR100212823B1 (ko) 블록화 현상 제거장치 및 이를 이용한 동영상 복호화기
Xu et al. Eliminating blocking artifacts in halftoning-based block truncation coding
KR100188680B1 (ko) 이산코싸인 변환 모드 선택 장치 및 방법
JP4041245B2 (ja) 画像符号化装置
KR100230842B1 (ko) 동영상 복호기의 블록화 현상 제거 방법 및 그 장치(Method of and Device for eliminating blocking effect in a motion picture decoder)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110201

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee