SU1735869A2 - Устройство дл исследовани сетей Петри - Google Patents
Устройство дл исследовани сетей Петри Download PDFInfo
- Publication number
- SU1735869A2 SU1735869A2 SU904855206A SU4855206A SU1735869A2 SU 1735869 A2 SU1735869 A2 SU 1735869A2 SU 904855206 A SU904855206 A SU 904855206A SU 4855206 A SU4855206 A SU 4855206A SU 1735869 A2 SU1735869 A2 SU 1735869A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- group
- inputs
- blocks
- comparison
- outputs
- Prior art date
Links
Landscapes
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
- Изобретение относитс к вычис- . лительной технике и может быть использовано дл исследовани сетей Петри, Цель изобретени - расширение области применени . Цель изобретени достигаетс за счет дополнительного введени в состав устройства четвертого блока пам ти 15, второй группы блоков схем сравнени , 16-k и группы элементов И 17 1 . «о,17-k. 2 ило
Description
Дальше работа схемы направлена на реализацию формулы (1). При подстановке полученных значений она имеет вид:
(1,0,1,0) + (0,0,1) х
1 -1 - О 2 О О
-1 0
1 -1 -1 lj
Под действием управл ющих сигналов с блока 11 информаци -из.блока 3 поступает в блок 8, где происходит сложение результата произведени со (Значением, маркировки, в результате получаетс нова маркировка СП (1,0, 0,1), котора заноситс в блок 4. Процесс работы устройства повтор етс .
На каждом шаге работы устройства происходит проверка кода, наход щегос в блоке Ь, т.е. последовательности выпуска переходов на нуль в блоке 10, Если информаци больше нул , процесс работы продолжаетс . Если последовательность запуска переходов равна нулю, блок 10 вырабатывает сигнал, свидетельствующий о том, что СП при данной начальной маркировке достигла передела выполнимости, т.е. достигла такого состо ни , когда все переходы запрещены. Блок 11 синхФормула изоб ретени
Устройство дл исследовани сетей Петри по авт.св. N 1322312, отличающеес тем, что, с целью расширени области применени ; дополнительно введены четвертый блок пам ти, втора группа блоков схем сравнени , группа элементов И, причем выход блока регистров подключен к первым информационным входам
блоков схем сравнени второй группы, выходы четвертого блока пам ти подключены к вторым информационным входам блоков схем сравнени второй группы , выходы признаков неотрицательного результата которых подключены к первым входам соответствующих элементов И группы, вторые входы которых со- единены с выходами признаков неотрицательного результата сравнени соответствующих блоков схем сравнени
первой группы, выходы элементов И группы подключены к информационному входу регистра результатов сравнени , вход признака чтени четвертого блока пам ти подключен к входам-признака
чтени первого и второго блоков пам ти , входы опроса блоков схем сравнени второй группы подключены к входам опроса блоков схем сравнени первой группы.
Pi
Фиг. 2
Claims (1)
- Устройство для исследования сетей Петри по авт.св. Ν’ 1322312, отличающееся тем, что, с целью расширения области применения; дополнительно введены четвертый блок памяти, вторая группа блоков схем сравнения, группа элементов И, причем выход блока регистров подключен к первым информационным входам 25 блоков схем сравнения второй группы, выходы четвертого блока памяти подключены к вторым информационным входам блоков схем сравнения второй группы, выходы признаков неотрицательного результата которых подключены к ^первым входам соответствующих элементов И группы, вторые входы которых со-единены с выходами признаков неотрицательного результата сравнения соответствующих блоков схем сравнения 35 первой группы, выходы элементов И группы подключены к информационному входу.регистра результатов сравнения, вход признака чтения четвертого блока памяти подключен к входам-признака 40. чтения первого и второго блоков памяти, входы опроса блоков схем сравнения второй группы подключены к входам опроса блоков схем сравнения первой группы.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU904855206A SU1735869A2 (ru) | 1990-07-31 | 1990-07-31 | Устройство дл исследовани сетей Петри |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU904855206A SU1735869A2 (ru) | 1990-07-31 | 1990-07-31 | Устройство дл исследовани сетей Петри |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1322312 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1735869A2 true SU1735869A2 (ru) | 1992-05-23 |
Family
ID=21529864
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU904855206A SU1735869A2 (ru) | 1990-07-31 | 1990-07-31 | Устройство дл исследовани сетей Петри |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1735869A2 (ru) |
-
1990
- 1990-07-31 SU SU904855206A patent/SU1735869A2/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950020755A (ko) | 일치 검출 회로를 갖고 있는 반도체 메모리 디바이스 및 테스트 방법 | |
Longa et al. | Roundoff-induced coalescence of chaotic trajectories | |
KR920015910A (ko) | 연산회로 | |
KR950020084A (ko) | 결과 정규화기, 데이타 프로세서 및 결과를 정규화하는 방법 | |
DE3381374D1 (de) | Schaltungen zur verarbeitung von sequentiellen adressdatenbloecken. | |
SU1735869A2 (ru) | Устройство дл исследовани сетей Петри | |
KR850002905A (ko) | 라스터주사형 디지탈 디스플레이 시스템 | |
KR0134659B1 (ko) | 고속화한 시험패턴 발생기 | |
KR970068365A (ko) | 통신제어장치 및 그것을 사용한 통신시스템 | |
KR840005226A (ko) | 데이타 처리장치에 있어서의 타이밍 제어방식 | |
SU1552181A1 (ru) | Устройство дл определени знака числа, представленного в системе остаточных классов | |
SU537360A2 (ru) | Устройство дл считывани графической информации | |
SU1525745A1 (ru) | Ассоциативный запоминающий элемент | |
SU1275439A1 (ru) | Устройство дл нормализации числа в интервально-модул рном коде | |
SU1401448A1 (ru) | Устройство дл реализации булевых симметричных функций | |
KR970012074A (ko) | 레지스터 세트 방법 및 회로 | |
SU1603396A1 (ru) | Устройство дл определени параметров графа | |
SU843309A1 (ru) | Устройство дл выбора и идентификацииизМЕРиТЕльНыХ КАНАлОВ | |
SU1104501A1 (ru) | Устройство дл определени ранга числа | |
SU964642A1 (ru) | Приоритетное устройство | |
SU1487065A1 (ru) | Функциональный преобразователь | |
SU842786A1 (ru) | Устройство дл приведени р-кодовфибОНАччи K МиНиМАльНОй фОРМЕ | |
SU1282135A1 (ru) | Устройство дл сдвига информации с контролем | |
SU1336116A1 (ru) | Блок поиска информации дл ассоциативного запоминающего устройства | |
SU1062790A1 (ru) | Ассоциативное запоминающее устройство |