SU843309A1

SU843309A1 - Устройство дл выбора и идентификацииизМЕРиТЕльНыХ КАНАлОВ

Info

Publication number: SU843309A1
Application number: SU792750169A
Authority: SU
Inventors: Олег Григорьевич Светников
Original assignee: Предприятие П/Я А-3756
Priority date: 1979-04-10
Filing date: 1979-04-10
Publication date: 1981-06-30

Description

(54) УСТРОЙСТВО ДЛЯ ВЫБОРА И ИДЕНТИФИКАЦИИ ИЗМЕРИТЕЛЬНЫХ КАНАЛОВ

1

Изобретение относитс к радиотехнике и может использоватьс дл ввода телеметрической информации в системы обработки данных и в системы регистрации телеметрической информации.

Известно устройство дл выбора и идентификации измерительных каналов, содержащее п узлов выделени каналов, содержащих последовательно соединенные регистр фазы, блок сравнени и счетчик адреса , вход которого соединен с входом регистра фазЫуП регистров начального адреса, выходы которых соединены со вторыми входами соответствующих счетчиков адреса, выходы которых соединены с адресной шиной , соединенной с первым входом блока пам ти , первый выход которого соединен со вторыми входами регистров фазы, причем вторые входы блоков сравнени соединены с выходами приемного блока 1.

Однако быстродействие известного устройства невысоко.

Цель изобретени - повышение быстродействи .

Дл этого в известное устройство дл выбора и идентификаации измерительных каналов введены последовательно соединенные блок пересчета фаз, формирователь номера низкоопросных каналов и сумматор, второй вход которого соединен со вторым выходом блока пам ти, третий и четвертый выходы которого соединены соответственно с входом блока пересчета фаз и вторым входом формировател номера низкоопросных каналов, второй выход которого соединен со вторым выходом блока пам ти, третий вход которого соединен со вторым выходом блока пересчета фаз, причем выход сумматора соединен с адресной шиной.

На чертеже представлена структурна электрическа схема предлагаемого устройства .

Устройство дл выбора и идентификации измерительных каналов содержит п узлов выделени каналов 1 и 2, каждый из которых содержит регистр 3 фазы, блок 4 сравнени , счетчик 5 адреса, устройство содержит также п регистров 6 начального адреса, приемный блок 7, блок 8 пам ти, блок 9 пересчета фаз, формирователь 10 номера низкоопросных каналов, сумматор 11 и адресную шину 12, причем приемный блок 7 имеет входы 13 и 14.

Claims

Устройство работает следующим образом. На вход 14 приемного блока 7 поступает маркер цикла, который устанавливает его в начальное состо ние и разрешает дальнейшее функционирование устройства, а на вход 13 поступают канальные импульсы. На выходе приемного блока 7 формируетс номер канального импульса в цикле, который поступает на входы блоков 4 узлов выделени каналов 1 и 2. При совпадении номера канального импульса с фазой, записанной в регистре 3, срабатывает соответствующий блок 4, формирующий сигнал сравнени , поступающий на входы регистра 3 и счетчика 5. В результате содержимое счетчика 5 по адресной шине 12 передаетс в блок 8, в котором по данному адресу выбираетс управл ющее слово первого типа, в состав которого входит фаза, определ юща местоположени канального импульса следующего измерительного канала данной частотной группы , идентификатор измерительного канала или- адрес управл ющего слова второго типа в зависимости от признака адреса и признака конца массива. Фаза записываетс в регистр 3 того узла выделени каналов 1 и 2, в котором сработал блок 4 сравнени . Если признак адреса имеет нулевое значение, то идентификатор измерительного канала транслируетс через сумматор 11 на выход устройства . Если признак адреса имеет единичное значение, то осуществл етс обращение в блок 8 пам ти за управл ющим, словом второго типа, путем передачи адреса управл ющего слова второго типа, через сумматор 11 на адресную щину 12. Одновременно производитс увеличение содержимого счетчика 5 на единицу, если признак конца массива имеет нулевое значение, или в счетчик 5 переписываетс содержимое регистра 6, если признак конца массива имеет единичное значение . Управл ющее слово второго типа передаетс в блок 9, формирователь 10 и сумматор П. Признаки выделени низкоопросных каналов задаютс кодом. Каждому разр ду кода соответствует измерительный канал, опросность которого в К раз ниже, чем опросность каналов, выдел емых соответствующим узлом выделени каналов 1 и
2. Если в данной позиции установлена единица, то соответствующий низкоопросный канал выбираетс . В блоке 9 осуществл етс формирование кода текущей фазы низкоопросных каналов, который поступает в формирователь 10, где устанавливаетс соответствие между кодом текущей фазы и выдел емым низкоопросным измерительным каналом. Если низкоопросный канал выдел етс , то формируетс его пор дковый номер, который в сумматоре 11 складываетс с базовым идентификатором . В результате на выход поступает идентификатор низкоопросного канала, который не совпадает ни с одним из других идентификаторов выдел емых каналов разной опросности. Работа устройства повтор етс каждый раз с приходом канального импульса на вход 13. Применение предлагаемого устройства позвол ет увеличить количество выдел емых и идентифицируемых измерительных каналов и повысить быстродействие устройств. Формула изобретени Устройство дл выбора и идентификации измерительных каналов, содержащее п узлов выделени каналов, содержащих последовательно соединенные регистр фазы, блок сравнени и счетчик адреса, вход которого соединен с входом регистра фазы, п регистров начального адреса, выходы которых соединены со вторыми входами соответствующих счетчиков адреса выходы которых соединены с адресной щиной, соединенной с первым входом блока пам ти, первый выход которого соединен со вторыми входами регистров фазы, причем вторые входы блоков сравнени соединены с выходами приемного блока, отличающеес тем, что, с целью повышени быстродействи , введены последовательно соединенные блок пересчета фаз, формирователь номера низкоопросных каналов и сумматор, второй вход которого соединен со вторым выходом блока пам ти, третий и четвертый выходы которого соединены соответственно со входом блока пересчета фаз и вторым входом формировател номера низкоопросных каналов, второй выход которого соединен со вторым входом блока пам ти , третий вход которого соединен со вторым выходом блока пересчета фаз, причем выход сумматора соединен с адресной шиной. Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР № 559465, кл. Н 04 Q 9/14, 1975.