SU1062790A1

SU1062790A1 - Ассоциативное запоминающее устройство

Info

Publication number: SU1062790A1
Application number: SU823504160A
Authority: SU
Inventors: Владимир Борисович Матвеев
Original assignee: Казанский Ордена Трудового Красного Знамени И Ордена Дружбы Народов Авиационный Институт Им.А.Н.Туполева
Priority date: 1982-10-25
Filing date: 1982-10-25
Publication date: 1983-12-23

Abstract

1. АССОЦИАТИВНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее регистр опроса, информационные регистры, цифро-аналоговые преобразователи и последовательно соединенные индикаторы и блоки сравнени , одни из входов которых подключены к выходу селектора, отличающеес тем, что, с целью повышени быстродействи устройства, в него введены арифметические блоки, входы которых подключены к выходам регистра опроса и информационных регистров, а выходы соединены с входами цифроаналоговых преобразователей, выходы которых соединены с другими входами блоков сравнени и входами селектора 2. Устройство по п. 1, о т л ич .ающеес тем, что каждый арифметическийблок ;содержит элементы Ни ИЛИ и сумматоры, выходы которых подключены к входам элементов И, выходы которых соединены с входами элементов ИЛИ, выходы котосл рых вл ютс выходами устройства, входами которого вл ютс входы сумматоров. Фиг1

Description

- Изобретение относитс к вычислительной технике в частности к облас ти запоминающих устройств. Известны ассоциативные запоминающие устройства содержащие регистры хранимых признаков, детекторы .по числу хранимых признаков и регистр опроса ij . В этом устройстве поиск по близости к признаку опроса может быть осуществлен только алгоритмически, т.е. с пониженным быстродействием. Наиболее близким техническим реш нием к изобретению вл етс ассоциативное запоминающее устройство, содержащее регистр опроса, последовательно соединенные информационные регистры, цифровые блоки сравне ни , цифро-аналоговые преобразователи , селекторы, аналоговые блоки сравнени и индикаторы 2 . Недостатком известного устройств вл етс пониженное быстродействие Целью изобретени вл етс повы ние быстродействи устройства. Поставленна цель достигаетс , т что в ассоциативное запоминающее устройство, содержащее регистр опроса , информационные регистры, циф аналоговые преобразователи и после довательно соединенные индикаторы блоки сравнени , одни из входов которых подключены к выходу селектора , введены арифметические блоки входы которых подключены к выходам регистра опроса и информационных р гистров, а выходы соединены со вхо дами цифро-аналоговых преобразователей , выходы которых соединены с другими входами блоков сравнени и входами селектора. Каждый арифметический блок содер жит элементы И и ИЛИ и сумматоры, выходы которых подключены ко входам элементов И, выходы которых соединены со входами элементов ИЛИ, выхо ды которых вл ютс выходами устрой ства, входами которого вл ютс вхо ды сумматоров. На фиг. 1 показана структурна схема устройства; на фиг. 2-4 - при меры выполнени арифметического блока. Устройство содержит (фиг. 1) информационные регистры 1, регистр 2, опроса, арифметические блоки 3, циф ро-аналоговые преобразователи 4, бл ки 5 сравнени , индиггаторы б и селектор 7, служащий дл выделени эк стремального значени сигнала. Арифметический блок (фиг. 2) содержит сумматоры 8, элементы И 9 и элементы ИЛИ 10. Вариант арифметического блока (фиг. 3) содержит сумматор 11 и коммутатор 12. Еще один вариант арифметического блока (фиг. 4) содержит сумматор 13 и элементы И-НЕ 14. Устройство работает следукнцим образом . На входы одного из сумматоров 8 каждого арифметического блока 3 с выходов регистров 1 и 2 поступают пр мой код соответствующего хранимого признака (,n) и инверсный код признака опроса У. На входы другого сумматора 8 - инверсный код соответствующего хранимого признака X. и пр мой код признака опроса У Р. На выходах сумматоров 8 образуютс коды суммы 5i, и Sfg следующим образом S, При этом на одном из сумматоров 8 образуетс сигнал переноса (переполнени ) , который открывает соответствующие элементы И 9 и на выход арифетического блока проходит код 5 , такой, что fS,, еслиХ Т) 5И/Х;-Г/LbJ если X; i Y, где и У - значени соответствующего хранимого признака и признака опроса. На выходах цифро-аналоговых преобразователей 4 образуютс аналоговые величины Ll(. , , где е - масштабный коэффициент. В селекторе 7 выдел етс , например , минимальна величина U и m. п и i J котора сравниваетс в блоках 5 сравнени с величинами U, , и, в случае, например, -совпадени этот факт фиксируетс в соответствующем индикаторе б. Тем самым отмечаютс хранимые признаки, ближайшие к признаку опроса. В качестве арифметического блока 5.1Ожет быть использована схема с одним сумматором 11 (фиг. 3), на Входы которого поступает, например, и . и на пр мом выходе сумматора 1 устанавливаетс код + Y cUH а на инверсном выходе -э, . Если Х. У, то по вл етс сигнал переноса, который прибавл ет единицу к полученной сумме и пропускает на выход коммутатора 12 в противном случае на выход коммутатора 12 проходит кодЗ. В устройстве, при соответствующем выполнении арифметического блока 3 и селектора 7, может быть осуществлен поиск наиболее удаленных от признака опроса ближайших больших (меньших) к признаку опроса хранимых признаков.

На фиг. 4 показан пример выполнени арифметического блока 3 дл осуществлени поиска ближайшего большего (меньшего). В нем, например, код5Ч проходит на выход блока 3 по сигналу переноса с сумматора 13, открывающего злементы И-НЕ 14; при выполнении селектора 7 в виде схемы, выделени минимума устройство реализует поиск ближайшего большего.

Таким образом, предлагаемое устройство реализует поиск по близости к признаку опроса, причем за один такт параллельного опроса, т.е. с повьниенным быстродействием.

фиг 2

12

11

фиг5

Claims

1. АССОЦИАТИВНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее регистр опроса, информационные регистры, цифро-аналоговые преобразователи и , последовательно соединенные индикаторы и блоки сравнения, одни из

KI входов которых подключены к выходу селектора, отличающееся тем, что, с целью повышения быстродействия устройства, в него введены арифметические блоки, входы которых подключены к выходам регистра опроса и информационных регистров, а выходы соединены с входами цифроаналоговых преобразователей, выходы которых соединены с другими входами блоков сравнения и входами селектора.

2. Устройство по п. 1, о т л ич.а'ющееся тем, что каждый арифметический'блок содержит элементы Ии ИЛИ и сумматоры, выходы которых подключены к входш* элементов И, выходы которых соединены с входами элементов ИЛИ, выходы которых являются выходами устройства, входами которого являются входы сумматоров.