KR970703535A - 회로시험장치 - Google Patents

회로시험장치

Info

Publication number
KR970703535A
KR970703535A KR1019960706412A KR19960706412A KR970703535A KR 970703535 A KR970703535 A KR 970703535A KR 1019960706412 A KR1019960706412 A KR 1019960706412A KR 19960706412 A KR19960706412 A KR 19960706412A KR 970703535 A KR970703535 A KR 970703535A
Authority
KR
South Korea
Prior art keywords
circuit
pattern
functional block
test
under test
Prior art date
Application number
KR1019960706412A
Other languages
English (en)
Other versions
KR100238956B1 (ko
Inventor
고지 다카하시
Original Assignee
오오우라 히로시
가부시키가이샤 아드반테스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오오우라 히로시, 가부시키가이샤 아드반테스트 filed Critical 오오우라 히로시
Publication of KR970703535A publication Critical patent/KR970703535A/ko
Application granted granted Critical
Publication of KR100238956B1 publication Critical patent/KR100238956B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31919—Storing and outputting test patterns
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/31813—Test pattern generators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318307—Generation of test inputs, e.g. test vectors, patterns or sequences computer-aided, e.g. automatic test program generator [ATPG], program translations, test program debugging

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

피시험회로의 시험대상이 되는 기능블록의 입출력에 각종의 부가회로가 접속되어 있더라도, 기능블록을 시험되는 원래의 테스트 패턴데이타를 사용하여 각 기능블록을 단독으로 시험할 수 있는 회로시험장치를 제공한다. 패턴발생기(11)와 피시험회로(DUT)와의 사이에 패턴변환수단(20)을 설치하고 패턴발생기(11)로부터 피시험회로(DUT)에 부여하는 테스트 패턴데이타에 시험될 기능블록의 입출력에 부가된 부가회로에서 부여되는 패턴변환과는 반대의 관계의 패턴변환을 부여한다.

Description

회로시험장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 의한 회로시험장치의 개념을 설명하는 블록도.

Claims (5)

  1. 피시험회로내의 기능블록의 입력측 및 출력측의 한편 또는 양쪽에 부가회로가 설치되고, 이 부가회로를 통하여 패턴발생기로부터 출력되는 패턴데이타를 상기 기능블록에 입력하여 그 응답출력을 인출하여 상기 기능블록을 단독으로 시험할 수 있도록 구성한 피시험회로를 시험하기 위한 회로시험장치에 있어서, 상기 피시험회로와 패턴발생기 사이에 패턴변환수단을 설정하고 이 패턴변환수단에 의해 상기 패턴발생기로부터 출력되는 패턴데이타에 상기 부가회로에서 부여되는 패턴변환은 역관계의 패턴변환을 부여하고, 이 패턴변환에 의해서 부가회로의 존재에 관계없이 상기 기능블록을 시험하기 위해서 준비한 원래의 패턴데이타에 의해서 상기 기능블록을 시험할 수 있도록 한 것을 특징으로 하는 회로시험장치.
  2. 제1항에 있어서, 상기 부가회로를 피시험회로의 기능블록에 부여하는 테스트 패턴 데이터에 지연시간을 부여하는 패턴변환기능을 갖는 정시회로이고, 상기 패턴변환수단은 상기 정시회로의 지연시간과 같은 지연시간을 기대치 패턴데이타에 부여하는 패턴변환기능을 갖는 것을 특징으로 하는 회로시험장치.
  3. 제1항에 있어서, 상기 부가회로는 직렬신호를 병렬신호로 변환하여 피시험회로의 기능블록에 입력하는 패턴변환기능을 갖는 직렬/병렬 변환회로이고, 상기 패턴변환수단은 패턴데이타를 직렬신호에 변환하는 병렬/직렬변환기능을 가지는 것을 특징으로 하는 회로시험장치.
  4. 제1항에 있어서, 상기 부가회로는 피시험회로의 기능블록의 공통의 입력핀에 부여되는 성질이 다른 신호를 구분하는 셀렉터와, 이 셀렉터로 구분된 성질이 다른 신호를 그들의 타이밍을 합치하여 상기 기능블록에 부여하기 위해서 설치된 지연단의 수가 다른 버퍼에 따라서 구성되고, 상기 패턴변환수단은 직렬에 부여되는 성질이 다른 신호의 순서를 회전시킬 수 있는 패턴변환을 부여하는 가변지연회로에 의해 구성되어 있는 것을 특징으로 하는 회로시험장치.
  5. 제1항에 있어서, 상기 부가회로는 부여된 신호를 연산처리하여 피시험회로의 기능블록에 부여하는 기능을 구비하고, 상기 패턴변환회로는 상기 부가회로의 연산처리는 반대의 연산처리를 하는 연산수단으로 구성되어 있는 것을 특징으로 하는 기재의 회로시험장치.
    ※ 참고사항:최초출원 내용에 의하여 공개하는 것임.
KR1019960706412A 1995-03-13 1996-03-13 회로시험장치 KR100238956B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP95-52432 1995-03-13
JP7052432A JPH08248096A (ja) 1995-03-13 1995-03-13 回路試験装置
PCT/JP1996/000627 WO1996028744A1 (fr) 1995-03-13 1996-03-13 Verificateur de circuit

Publications (2)

Publication Number Publication Date
KR970703535A true KR970703535A (ko) 1997-07-03
KR100238956B1 KR100238956B1 (ko) 2000-01-15

Family

ID=12914603

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960706412A KR100238956B1 (ko) 1995-03-13 1996-03-13 회로시험장치

Country Status (5)

Country Link
US (1) US5930271A (ko)
JP (1) JPH08248096A (ko)
KR (1) KR100238956B1 (ko)
DE (1) DE19680290T1 (ko)
WO (1) WO1996028744A1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09288153A (ja) * 1996-04-19 1997-11-04 Advantest Corp 半導体試験装置
US6708301B1 (en) * 1997-03-21 2004-03-16 Matsushita Electric Industrial Co., Ltd. Functional block for integrated circuit, semiconductor integrated circuit, inspection method for semiconductor integrated circuit, and designing method therefor
JPH11203158A (ja) * 1998-01-13 1999-07-30 Mitsubishi Electric Corp テスト回路付パイプライン回路およびテスト回路付パイプライン回路をテストするための自動テストパターン生成方法
JP2000352575A (ja) * 1999-06-10 2000-12-19 Mitsubishi Electric Corp 組み込み型自己テスト回路およびテスト方法
US6606705B1 (en) * 1999-09-15 2003-08-12 Intel Corporation Method and apparatus for configuring an I/O buffer having an initialized default signaling level to operate at a sampled external circuit signaling level
US6624662B1 (en) 2000-06-30 2003-09-23 Intel Corporation Buffer with compensating drive strength
US6651205B2 (en) * 2001-02-02 2003-11-18 Advantest Corp. Test pattern conversion apparatus and conversion method
US20020118215A1 (en) * 2001-02-23 2002-08-29 Brian Ball Method and system for providing block animation
DE10121309B4 (de) * 2001-05-02 2004-01-29 Infineon Technologies Ag Testschaltung zum Testen einer zu testenden Schaltung
US7003697B2 (en) * 2001-07-02 2006-02-21 Nextest Systems, Corporation Apparatus having pattern scrambler for testing a semiconductor device and method for operating same
US7100098B2 (en) * 2003-06-12 2006-08-29 Agilent Technologies, Inc. Systems and methods for testing performance of an electronic device
JP4063207B2 (ja) * 2003-12-04 2008-03-19 株式会社リコー 画像処理装置検査システムと方法およびプログラム
JP4542852B2 (ja) * 2004-08-20 2010-09-15 株式会社アドバンテスト 試験装置及び試験方法
DE102005056930A1 (de) * 2005-11-29 2007-05-31 Infineon Technologies Ag Halbleiter-Bauelement-Test-Verfahren, Halbleiter-Bauelement-Testgerät, sowie zwischen ein Testgerät und ein zu testendes Halbleiter-Bauelement geschaltete Einrichtung
US7502708B2 (en) * 2006-10-12 2009-03-10 Advantest Corporation Test apparatus, and control method
KR100974669B1 (ko) * 2009-11-26 2010-08-09 주식회사 아이티엔티 룩업 테이블을 내장한 보스트 회로 장치 또는 패턴 생성 장치, 및 이를 이용한 테스트 대상 디바이스에 대한 테스트 데이터 출력 방법
US9310433B2 (en) * 2014-04-18 2016-04-12 Breker Verification Systems Testing SOC with portable scenario models and at different levels
DE102016201141B4 (de) * 2016-01-27 2017-11-16 Wago Verwaltungsgesellschaft Mbh Sicherheitsanordnung

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62118272A (ja) * 1985-11-19 1987-05-29 Ando Electric Co Ltd パタ−ン発生装置
JPH01253665A (ja) * 1988-04-02 1989-10-09 Hitachi Electron Eng Co Ltd 遅延回路内蔵ｌｓｉ用テスタ
JP2641739B2 (ja) * 1988-07-29 1997-08-20 富士通株式会社 試験装置
JPH0280984A (ja) * 1988-09-19 1990-03-22 Hitachi Ltd アドレス演算命令生成方法
DE3902835A1 (de) * 1989-01-31 1990-08-02 Siemens Ag Verfahren zur erzeugung von pruefmustern fuer einen baustein
JP2584673B2 (ja) * 1989-06-09 1997-02-26 株式会社日立製作所 テストデータ変更回路を有する論理回路テスト装置
JPH03122578A (ja) * 1989-10-04 1991-05-24 Nec Corp 論理集積回路
JPH04168377A (ja) * 1990-10-31 1992-06-16 Nec Corp Ｉｃ試験装置
JP2964644B2 (ja) * 1990-12-10 1999-10-18 安藤電気株式会社 高速パターン発生器

Also Published As

Publication number Publication date
DE19680290T1 (de) 1997-05-22
WO1996028744A1 (fr) 1996-09-19
KR100238956B1 (ko) 2000-01-15
US5930271A (en) 1999-07-27
JPH08248096A (ja) 1996-09-27

Similar Documents

Publication Publication Date Title
KR970703535A (ko) 회로시험장치
KR880008342A (ko) 반도체 집적회로
US5418452A (en) Apparatus for testing integrated circuits using time division multiplexing
KR100192020B1 (ko) 아날로그/디지털 혼재 집적회로
KR910001388A (ko) 논리 검사 시스템을 위한 재구성가능한 구조 및 방법
DE69739438D1 (de) Anordnung und verfahren zur prüfung von integrierten schaltungseinrichtungen
KR900005472A (ko) 검사 버퍼/레지스터
JPS5760269A (en) Tester for inside of dynamic circuit for electronically digital circuit elements
KR880003247A (ko) 반도체 집적회로장치
KR880014475A (ko) 반도체 집적회로장치
SG47061A1 (en) Apparatus and method for testing integrated circuits
MY124258A (en) Method of testing electronic components and testing apparatus for electronic components
KR910012749A (ko) 클럭 버스트를 이용하는 집적회로 시험방법 및 장치
KR910018812A (ko) 다중 주파수 회로용 스캔 검사 회로
US5226048A (en) At-speed testing of core logic
KR890005534A (ko) Lsi/vlsi 검사 시스템용 분산 의사 무작위 순차 제어 시스템
US6691272B2 (en) Testing of high speed DDR interface using single clock edge triggered tester data
KR980003624A (ko) 반도체 디바이스 시험장치
KR900014902A (ko) 고속 집적 회로 테스팅을 위한 방법 및 장치
KR980003618A (ko) 메모리 시험 장치
KR920021995A (ko) Ic 시험장치
KR910001782A (ko) 논리회로의 테스트용이화회로
KR960024426A (ko) 마이크로 컨트롤러의 테스트회로
KR920004857A (ko) 집적회로검사장치
KR200252973Y1 (ko) 서브 보드의 바운더리 스캔 테스트 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20041012

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee