JPH0280984A - アドレス演算命令生成方法 - Google Patents
アドレス演算命令生成方法Info
- Publication number
- JPH0280984A JPH0280984A JP63232429A JP23242988A JPH0280984A JP H0280984 A JPH0280984 A JP H0280984A JP 63232429 A JP63232429 A JP 63232429A JP 23242988 A JP23242988 A JP 23242988A JP H0280984 A JPH0280984 A JP H0280984A
- Authority
- JP
- Japan
- Prior art keywords
- address
- difference
- register
- output
- test pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 13
- 238000012360 testing method Methods 0.000 claims abstract description 29
- 238000004364 calculation method Methods 0.000 description 16
- 102100025677 Alkaline phosphatase, germ cell type Human genes 0.000 description 9
- 101000574440 Homo sapiens Alkaline phosphatase, germ cell type Proteins 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 5
- YTAHJIFKAKIKAV-XNMGPUDCSA-N [(1R)-3-morpholin-4-yl-1-phenylpropyl] N-[(3S)-2-oxo-5-phenyl-1,3-dihydro-1,4-benzodiazepin-3-yl]carbamate Chemical compound O=C1[C@H](N=C(C2=C(N1)C=CC=C2)C1=CC=CC=C1)NC(O[C@H](CCN1CCOCC1)C1=CC=CC=C1)=O YTAHJIFKAKIKAV-XNMGPUDCSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、メモリＬＳＩを試験するときに必要なアルゴ
リズミックパターン発生器（以下、ＡＬＰＧという）用
マイクロプログラムの作成方法に係り、特に、メモリの
試験対象セルのアドレス（番地）を算出するレジスタ演
算命令を自動生成するに好適なアドレス演算命令生成方
法に関する。
リズミックパターン発生器（以下、ＡＬＰＧという）用
マイクロプログラムの作成方法に係り、特に、メモリの
試験対象セルのアドレス（番地）を算出するレジスタ演
算命令を自動生成するに好適なアドレス演算命令生成方
法に関する。
メモリＬＳＩの試験パターンとして、種々のものがある
。例えば、チエッカ−（ＣＨＥＣＫＥＲ）というパター
ンでは、メモリのＯ番地に“０″をライトし、以下順に
ＭＡＸ番地まで全番地に′０″Ｉｔ １１１の市松模様
をライトスキャンする。次に、ライトしたデータを全番
地リードスキャンする。これが終わると、今度はＯ番地
に１″′をライトし。
。例えば、チエッカ−（ＣＨＥＣＫＥＲ）というパター
ンでは、メモリのＯ番地に“０″をライトし、以下順に
ＭＡＸ番地まで全番地に′０″Ｉｔ １１１の市松模様
をライトスキャンする。次に、ライトしたデータを全番
地リードスキャンする。これが終わると、今度はＯ番地
に１″′をライトし。
以下順に前記とは反転した市松模様をライトスキャンす
る。そして、このライトしたデータを全番地リードスキ
ャンすることで、このパターンでの試験を終了する。こ
の他にも、マーチング（ＭＡＲＣＨＩＮＧ）、ギヤロッ
ピング（ＧＡＬＬＯＰＩＮＧ）等という試験パターンが
良く知られている。
る。そして、このライトしたデータを全番地リードスキ
ャンすることで、このパターンでの試験を終了する。こ
の他にも、マーチング（ＭＡＲＣＨＩＮＧ）、ギヤロッ
ピング（ＧＡＬＬＯＰＩＮＧ）等という試験パターンが
良く知られている。
上述した様な試験パターンつまり試験パターンデータは
、特開昭６１−１７５５８０号公報記載の様に、マイク
ロプログラム制御によりＡＬＰＧで発生させ、メモリの
各番地へのデータのライト／リードを行なう。
、特開昭６１−１７５５８０号公報記載の様に、マイク
ロプログラム制御によりＡＬＰＧで発生させ、メモリの
各番地へのデータのライト／リードを行なう。
マイクロプログラム制御で試験データをＡＬＰ（］から
発生させる場合、試験対象のメモリ容量が大きい程その
マイクロステップ数が増大する、従来は、直接人手によ
りマイクロプログラムを開発しているため、メモリ容量
の増大と共に開発工数が非常に多くなり１問題となって
きている。更に、マイクロプログラムの記述には熟練が
必要なため。
発生させる場合、試験対象のメモリ容量が大きい程その
マイクロステップ数が増大する、従来は、直接人手によ
りマイクロプログラムを開発しているため、メモリ容量
の増大と共に開発工数が非常に多くなり１問題となって
きている。更に、マイクロプログラムの記述には熟練が
必要なため。
この点でも問題となる。
そこで、マイクロプログラムを直接記述するのごはな（
、高Ｒ言語で試験パターンお記述し、この高級言語をマ
イクロプログラムに変換するパターンコンパイラの開発
が必要となる。このとき、高級言語で記述したテストパ
ターンから、試験対象セルのアドレスを算出するレジス
タ演算命令を、アドレス演算レジスタの演算機能を満た
す様に自動生成する方法の開発が不可欠である。
、高Ｒ言語で試験パターンお記述し、この高級言語をマ
イクロプログラムに変換するパターンコンパイラの開発
が必要となる。このとき、高級言語で記述したテストパ
ターンから、試験対象セルのアドレスを算出するレジス
タ演算命令を、アドレス演算レジスタの演算機能を満た
す様に自動生成する方法の開発が不可欠である。
本発明の課題は、試験対象セルのアドレスを算出するレ
ジスタ演算命令を自動生成するアドレス演算命令生成方
法を提供することにある。
ジスタ演算命令を自動生成するアドレス演算命令生成方
法を提供することにある。
上記課題は、メモリＬＳＩの試験を行なう試験パターン
からＡＬＰＧ用のマイクロプログラムを自動生成する装
置において、試験パターン出力値定義文に表れるアドレ
ス値を出力順に数列として表し、各アドレス値間の差分
及び誤差分間の２次差分を求め、誤差分及び２次差分か
ら同一レジスタで出力可能なアドレス変化を求め、該ア
ドレス変化に対して演算命令を生成することで、達成さ
れる。
からＡＬＰＧ用のマイクロプログラムを自動生成する装
置において、試験パターン出力値定義文に表れるアドレ
ス値を出力順に数列として表し、各アドレス値間の差分
及び誤差分間の２次差分を求め、誤差分及び２次差分か
ら同一レジスタで出力可能なアドレス変化を求め、該ア
ドレス変化に対して演算命令を生成することで、達成さ
れる。
各アドレス値間の差分及び２次差分の大きさから、同一
レジスタから出力可能なアドレス値の範囲や、レジスタ
間で加減算する値を目動的に知ることが可能となる。こ
れにより、７ドレス演算命令を自動的に生成することが
可能となる。
レジスタから出力可能なアドレス値の範囲や、レジスタ
間で加減算する値を目動的に知ることが可能となる。こ
れにより、７ドレス演算命令を自動的に生成することが
可能となる。
以下、本発明の一実施例を図面を参照して説明する。
第２図は１本発明の一実施例に係るアドレス演算命令自
動生成方法を適用したＡ Ｌ Ｐ Ｇ用マイクロプログ
ラム自動生成システムの構成図である。
動生成方法を適用したＡ Ｌ Ｐ Ｇ用マイクロプログ
ラム自動生成システムの構成図である。
ニのマイクロプログラム自動生成システム１は。
テストパターン解釈部１２と、並列演算展開処理部１３
から成る。メモリＬＳＩのテスト仕様、メモリ惜造仕様
、テスタ仕様から成るテストパターン仕様１１をこのシ
ステムに人力データとして入力すると、ＡＬＰＧ用のマ
イグロブログラム１７が自動生成されて出力される。並
列演算展開処理部１３は、信号出力命令決定部、１４と
１本発明に係るアドレス演算命令生成部１−５と、デー
タ演算決定部１６かＣ）成り、信号出力命令決定部１４
では、メモリの各セルのデータを読み込むか又はデータ
を書き込みかを決定し、データ演算決定部１６では、各
セルにどの様なイ直をリードまたはライトするかを決定
する。アドレス演算命令生成部】−５では、試験を行な
うセルのアドレスを後述す己様に求める。
から成る。メモリＬＳＩのテスト仕様、メモリ惜造仕様
、テスタ仕様から成るテストパターン仕様１１をこのシ
ステムに人力データとして入力すると、ＡＬＰＧ用のマ
イグロブログラム１７が自動生成されて出力される。並
列演算展開処理部１３は、信号出力命令決定部、１４と
１本発明に係るアドレス演算命令生成部１−５と、デー
タ演算決定部１６かＣ）成り、信号出力命令決定部１４
では、メモリの各セルのデータを読み込むか又はデータ
を書き込みかを決定し、データ演算決定部１６では、各
セルにどの様なイ直をリードまたはライトするかを決定
する。アドレス演算命令生成部】−５では、試験を行な
うセルのアドレスを後述す己様に求める。
第３図は、Ａ Ｌ Ｐ Ｇのアドレス演算機能説明図で
ある。アドレス演算レジスタは、演算結果をアドレスレ
ジとして出力するアドレスレジ入りＡＲと、該アドレス
レジスタＡＲとの間で演算を行なう作業レジスタＷＲの
２種類ある。演算命令は、アドレスレジスタにアドレス
変化量の加減算を命令するものであり、演算可能な変化
量は、±１，０゜±（他のレジスタ格納値）である。ま
た、ＡＬＰＧのマイクロ命令は、フロー制御命令、カウ
ント更新命令、アドレス演算命令等の複数の命令から成
り、更に此等の命令は並列実行可能である。
ある。アドレス演算レジスタは、演算結果をアドレスレ
ジとして出力するアドレスレジ入りＡＲと、該アドレス
レジスタＡＲとの間で演算を行なう作業レジスタＷＲの
２種類ある。演算命令は、アドレスレジスタにアドレス
変化量の加減算を命令するものであり、演算可能な変化
量は、±１，０゜±（他のレジスタ格納値）である。ま
た、ＡＬＰＧのマイクロ命令は、フロー制御命令、カウ
ント更新命令、アドレス演算命令等の複数の命令から成
り、更に此等の命令は並列実行可能である。
第１図１本発明の一実施例に係る？ドレス演算命令自動
生成方法の処理手順を示したフローチャートである。
生成方法の処理手順を示したフローチャートである。
メモリのあるセルのアドレスを（Ｂｘ、Ｂｙ）とすると
、このセルに隣接するセルのアドレスは、（Ｂｘ＋１．
Ｂｙ）＋ （Ｂｘ−１＋ Ｂｙ）、（Ｂｘ。
、このセルに隣接するセルのアドレスは、（Ｂｘ＋１．
Ｂｙ）＋ （Ｂｘ−１＋ Ｂｙ）、（Ｂｘ。
Ｂｙ＋１）＋ （Ｂｘ、Ｂｙ−１）、（ＢＸ＋１゜Ｂ
ｙ−１）等となり、２つ離れたセルのアドレスは（Ｂ
ｘ ＋ ２ 、Ｂ Ｙ ） ｓ （Ｂ ｘ ｅ Ｂ
ｙ ＋ ２ ）等と表わすことができる。
ｙ−１）等となり、２つ離れたセルのアドレスは（Ｂ
ｘ ＋ ２ 、Ｂ Ｙ ） ｓ （Ｂ ｘ ｅ Ｂ
ｙ ＋ ２ ）等と表わすことができる。
そこで、高級言語で記述された試験パターン仕様から、
テスト出力文のテストステップｊのアドレスＡ Ｄ Ｒ
（ｉ）は、 ＡＤＲ（ｉ）＝Σにαｌ）・ＢａＯ）＋Ｃ（ｉ）で表わ
すアドレス変数Ｂαの１次式からなると考えてよい。そ
こで、各変数Ｂαの係数にα及び、定数項Ｃを一組とし
て、ステップに対応する数列（ＡＤＨ（ｉ））とする（
３２）。
テスト出力文のテストステップｊのアドレスＡ Ｄ Ｒ
（ｉ）は、 ＡＤＲ（ｉ）＝Σにαｌ）・ＢａＯ）＋Ｃ（ｉ）で表わ
すアドレス変数Ｂαの１次式からなると考えてよい。そ
こで、各変数Ｂαの係数にα及び、定数項Ｃを一組とし
て、ステップに対応する数列（ＡＤＨ（ｉ））とする（
３２）。
第３図で説明した様に、アドレス演算レジスタの演算機
能は変化量の加減算が中心であることから１次に、ステ
ップ間のアドレスの変化量を求める。つまり、ステップ
１＋Ｊ間の差分Δ１ｊ（１次差分）を計算する。また、
差分３１１間の差（２次差分）Δ”１ｊ（ｋ、Ｑ）を計
算する（３３）。
能は変化量の加減算が中心であることから１次に、ステ
ップ間のアドレスの変化量を求める。つまり、ステップ
１＋Ｊ間の差分Δ１ｊ（１次差分）を計算する。また、
差分３１１間の差（２次差分）Δ”１ｊ（ｋ、Ｑ）を計
算する（３３）。
次に、アドレス演算レジスタの演算機能の範囲で、同一
レジスタで出力可能なアドレス変化量を求める。任意の
ステップｊｔ Ｊ （ｊ＞ｉ）の−次差分Δｉｊに対し く１） Δ１ｊ＝０ （２） １Δｊｊ Ｉ ＜ｊ−ｉ （３） １ΔＬｊ ｌ ＞ｊ−ｉ かつ但しΔ１ｊ＝
ＡＤＲ（ｊ）−ＡＤＲ（ｉ） （ｊ＞ｉ）”１ｊ（ｋ
ｌ Ｑ ）＝ ｌΔ１ＱＩ−１Δｋｉｔ （Ｑ ＞、
ｊ＞ｊ＞ｋ）上記（１）、（２）、（３）の優先順位に
より１条件を満足する。ｊを順に選択することで求まる
（３４）。
レジスタで出力可能なアドレス変化量を求める。任意の
ステップｊｔ Ｊ （ｊ＞ｉ）の−次差分Δｉｊに対し く１） Δ１ｊ＝０ （２） １Δｊｊ Ｉ ＜ｊ−ｉ （３） １ΔＬｊ ｌ ＞ｊ−ｉ かつ但しΔ１ｊ＝
ＡＤＲ（ｊ）−ＡＤＲ（ｉ） （ｊ＞ｉ）”１ｊ（ｋ
ｌ Ｑ ）＝ ｌΔ１ＱＩ−１Δｋｉｔ （Ｑ ＞、
ｊ＞ｊ＞ｋ）上記（１）、（２）、（３）の優先順位に
より１条件を満足する。ｊを順に選択することで求まる
（３４）。
最後に、アドレス変化に対して演算命令に生成する（３
５）。
５）。
第４１ｙＩを用いて、ステップｊとステップｉ＋１の差
分及び差分の差分により実際にアドレス演算を生成する
方式の１例を説明する。
分及び差分の差分により実際にアドレス演算を生成する
方式の１例を説明する。
着目点Ｂαがテストすべき２次元のメモリ領域（ｗｉｎ
、 ｍａｘ）を動くことより（第５図参照）、その着目
点ＢαのＸ成分とＸ成分は変化する。各成分のアドレス
変化についてアドレス演算レジスタの演算を決定する必
要がある。本例では、Ｘ成分について述べる。テストパ
ターンの出力文に表われる各ステップのアドレスを数列
（Ａ Ｄ Ｒ（ｉ））（Ｃ１〜８）で表わす。
、 ｍａｘ）を動くことより（第５図参照）、その着目
点ＢαのＸ成分とＸ成分は変化する。各成分のアドレス
変化についてアドレス演算レジスタの演算を決定する必
要がある。本例では、Ｘ成分について述べる。テストパ
ターンの出力文に表われる各ステップのアドレスを数列
（Ａ Ｄ Ｒ（ｉ））（Ｃ１〜８）で表わす。
次に、ステップ間の１次差分Ｊｉｊを計算する。
レジスタの効率が良いように、なる八くすぐ前のサイク
ルで生成した値を次のサイクルで出力することを前提に
、１次差分を Δｉ、ｉ＋ｌ：＝Δ１＝ＡＤＲ（ｉ＋１）−ＡＤＲ（ｉ
）とする。
ルで生成した値を次のサイクルで出力することを前提に
、１次差分を Δｉ、ｉ＋ｌ：＝Δ１＝ＡＤＲ（ｉ＋１）−ＡＤＲ（ｉ
）とする。
差分が±１．０であるステップ１，３，６，７゜８の場
合は、作業レジスタを使用せず、アドレスレジスタのみ
の演算でアドレスを生成できる。差分が±１，０でない
ステップ２，４．５の場合には作業レジスタを使用した
演算でアドレスを生成する。
合は、作業レジスタを使用せず、アドレスレジスタのみ
の演算でアドレスを生成できる。差分が±１，０でない
ステップ２，４．５の場合には作業レジスタを使用した
演算でアドレスを生成する。
ステップ２，４．５では、差分の絶対値を用いて差分の
差分、すなわち、２次差分を計算する。
差分、すなわち、２次差分を計算する。
この場合１作業レジスタＷＲｘの初期値を“２”とする
と、ステップ２では、アドレスレジスタの演算は、ＡＲ
ｘ←ＡＲｘ−ＷＲｘででき、ステップ４もＡＲス←ＡＲ
ｘ＋ＷＲｘの演算で求まる。ステップ５は、作業レジス
タの値が３”である必要があるので、ステップ４の段階
で２次差分を利用して作業レジスタに＋１する演算Ｗ
ＲＸ４−Ｗ ＲＸ＋ １を行なう、。
と、ステップ２では、アドレスレジスタの演算は、ＡＲ
ｘ←ＡＲｘ−ＷＲｘででき、ステップ４もＡＲス←ＡＲ
ｘ＋ＷＲｘの演算で求まる。ステップ５は、作業レジス
タの値が３”である必要があるので、ステップ４の段階
で２次差分を利用して作業レジスタに＋１する演算Ｗ
ＲＸ４−Ｗ ＲＸ＋ １を行なう、。
この様に１．差分又は、差分の差分を使用してアドレス
レジスタ、作業レジスタの演算命令を生成する。
レジスタ、作業レジスタの演算命令を生成する。
同様にＸ成分のアドレス変化についても演算生成処理を
行なう。
行なう。
本発明によれば、メモリＬＳＩのメモリテストを行なう
ためのＡＬＰＧ用のマイクロプログラムを作成するにあ
たり、アドレス演算レジスタの制約条件を満すようにア
ドレス演算を自動生成することができ、熟練を要してい
たマイクロプログラムを記述する工数が削減できる。
ためのＡＬＰＧ用のマイクロプログラムを作成するにあ
たり、アドレス演算レジスタの制約条件を満すようにア
ドレス演算を自動生成することができ、熟練を要してい
たマイクロプログラムを記述する工数が削減できる。
第１図は本発明の一実施例に係るアドレス演算命令生成
方法の処理手順を示すフローチャート。 第２図はＡ Ｌ Ｐ Ｇ用マイクロプログラムの自動生
成システムの構成図、第３図はアドレス演算レジスタの
演算機能説明図、第４図はアドレス演算命令生成の一例
を説明する図、第５図はメモリのスキャン領域を示す図
である。 １・・・ＡＬＰＧ用マイクロプログラム自動生成システ
ム、１１・・・テストパターン仕様、１２・・・テスト
パターン解釈部、１３・・・並列演算展開部、１５・・
・アドレス演算命令生成部、１７・・・マイクロプログ
ラム。
方法の処理手順を示すフローチャート。 第２図はＡ Ｌ Ｐ Ｇ用マイクロプログラムの自動生
成システムの構成図、第３図はアドレス演算レジスタの
演算機能説明図、第４図はアドレス演算命令生成の一例
を説明する図、第５図はメモリのスキャン領域を示す図
である。 １・・・ＡＬＰＧ用マイクロプログラム自動生成システ
ム、１１・・・テストパターン仕様、１２・・・テスト
パターン解釈部、１３・・・並列演算展開部、１５・・
・アドレス演算命令生成部、１７・・・マイクロプログ
ラム。
Claims (1)
- １、メモリＬＳＩの試験を行なう試験パターンからアル
ゴリズミックパターン発生器用のマイクロプログラムを
自動生成する装置において、試験パターン出力値定義文
に表れるアドレス値を出力順に数列として表し、各アド
レス値間の差分及び誤差分間の２次差分を求め、誤差分
及び２次差分から同一レジスタで出力可能なアドレス変
化を求め、該アドレス変化に対して演算命令を生成する
ことを特徴とするアドレス演算命令生成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63232429A JPH0280984A (ja) | 1988-09-19 | 1988-09-19 | アドレス演算命令生成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63232429A JPH0280984A (ja) | 1988-09-19 | 1988-09-19 | アドレス演算命令生成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0280984A true JPH0280984A (ja) | 1990-03-22 |
Family
ID=16939129
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63232429A Pending JPH0280984A (ja) | 1988-09-19 | 1988-09-19 | アドレス演算命令生成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0280984A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996028744A1 (fr) * | 1995-03-13 | 1996-09-19 | Advantest Corporation | Verificateur de circuit |
-
1988
- 1988-09-19 JP JP63232429A patent/JPH0280984A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996028744A1 (fr) * | 1995-03-13 | 1996-09-19 | Advantest Corporation | Verificateur de circuit |
| US5930271A (en) * | 1995-03-13 | 1999-07-27 | Advantest Corporation | Circuit testing apparatus for testing circuit device including functional block |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Park et al. | BLoG: Post-silicon bug localization in processors using bug localization graphs | |
| US20060130029A1 (en) | Programming language model generating apparatus for hardware verification, programming language model generating method for hardware verification, computer system, hardware simulation method, control program and computer-readable storage medium | |
| CN110928605A (zh) | 一种基于Zynq FPGA的光束平差法硬件加速器 | |
| JPS6116100B2 (ja) | ||
| US7266791B2 (en) | High level synthesis device, method for generating a model for verifying hardware, method for verifying hardware, control program, and readable recording medium | |
| US20040083088A1 (en) | Analysis of the performance of a portion of a data processing system | |
| JPH0280984A (ja) | アドレス演算命令生成方法 | |
| EP4258121A1 (en) | Program detection method and device | |
| US6711728B1 (en) | Function synthesizing method and apparatus, and recording medium on which program of said method is recorded | |
| KR20200090061A (ko) | 인공신경망 모델의 검증 방법 및 장치 | |
| JP6973651B2 (ja) | 演算最適化装置、方法およびプログラム | |
| CN112181842B (zh) | 飞行控制软件敏捷测试方法及系统、终端、存储介质 | |
| JP3688479B2 (ja) | 故障シミュレーション装置、故障シミュレーション方法及びそのシミュレーションプログラムを記録したコンピュータ読み取り可能な記録媒体 | |
| JP2006202329A (ja) | システムｌｓｉの設計方法及びこれを記憶した記録媒体 | |
| JP2017111768A (ja) | シミュレーションプログラム、情報処理装置、シミュレーション方法 | |
| van Sas et al. | Automated test pattern generation for the Cathedral-II/2nd architectural synthesis environment | |
| JP2004118301A (ja) | 展開型試験プログラムツールの生成方法及び装置 | |
| US20060277518A1 (en) | High order synthesizing method and high order synthesizing apparatus | |
| JP2000122898A (ja) | シミュレーション方法及び装置 | |
| JPS61231607A (ja) | 鉄鋼圧延制御システムのシミユレ−シヨン方式 | |
| JP3011980B2 (ja) | 検査系列生成方法 | |
| JPH03127134A (ja) | 計算機シミュレーション方法 | |
| JP2001092873A (ja) | 故障シミュレーション装置、故障シミュレーション方法、及び故障シミュレーションプログラムを格納したコンピュータ読み取り可能な記録媒体 | |
| JPH1115812A (ja) | システム検討シミュレータの制御方法 | |
| JPS58146948A (ja) | フアンクシヨンマクロ |