KR100192020B1

KR100192020B1 - 아날로그/디지털 혼재 집적회로

Info

Publication number: KR100192020B1
Application number: KR1019950027760A
Authority: KR
Inventors: 히로시 마쓰모토
Original assignee: 가네꼬 히사시; 닛뽕덴끼 가부시끼가이샤
Priority date: 1994-08-31
Filing date: 1995-08-30
Publication date: 1999-06-15
Also published as: KR960008342A; JPH0868833A; US6339388B1; JP2629611B2; US5617037A

Abstract

아날로그/디지털 혼재집적회로의 구성 및 그의 테스트 방법은 공지되어있다. 이들 테스트 방법들은 D/A 및 A/D 변환기의 검증과 직선성에 목적을 두고 있다. D/A 회로 및 A/D 회로가 일련으로 연결되어 D/A 회로 및 A/D 회로의 가역성을 검증하게 되는 구성을 가지며, 감쇠기가 D/A 변환후에 삽입되고, 상기 감쇠기의 상호적인 감쇠율에 동등한 증배울을 가는 증배기가 A/D 변환기의 후방부에 삽입된다.

Description

아날로그 / 디지털 혼재집적회로

제1도는 본 발명의 제1실시예의 아날로그 / 디지털 혼재집적회로를 나타내는 블록 구성도.

제2도는 본 발명의 제2실시예의 아날로그 / 디지털 혼재집적회로를 나타내는 블록 구성도.

제3도는 본 발명의 제3실시예의 아날로그 / 디지털 혼재집적회로를 나타내는 블록 구성도.

제4도는 본 발명의 제4실시예의 아날로그 / 디지털 혼재집적회로를 나타내는 블록 구성도.

제5도는 본 발명의 제5실시예의 아날로그 / 디지털 혼재집적회로를 나타내는 블록 구성도.

제6도는 종래 기술의 아날로그 / 디지털 혼재집적회로를 나타내는 블록 구성도.

* 도면의 주요부분에 대한 부호의 설명

1, 41, 51, 61 : 집적 회로 2, 42, 52, 62 : 디지털 회로

3, 53, 63 : A/D 변환기 4, 54, 64 : D/A 변환기

5, 55 : 아날로그 입력단자 6, 56 : 아날로그 출력단자

7 : 디지털 파형 발생기 8 : 디지털 멀티플렉서

9 : 감쇠기 10 : 제1아날로그 멀티플렉서

11 : 제2아날로그 멀티플렉서 12 : 증배기

13 : 디지털 멀티플렉서 14, 74 : 비교회로

15, 45, 65 : 아날로그 테스트 인에이블단자

16 : 테스트모드 변환단자 17 : 비교 출력단자

18 : 클럭 입력단자 19 : 제1아날로그 멀티플렉서 변환 신호기

20 : 제2아날로그 멀티플렉서 변환 신호기

21 : 디지털 출력단자

22 : D/A 변환기 및 A/D 변환기 이외의 아날로그회로

23: 아날로그 입력신호 에뮬레이션용 디지털 신호 출력

24 : 아날로그 출력신호 보조용 디지털 신호기

25 : 아날로그 입력신호 선택용 아날로그 멀티플렉서

26 : 아날로그 출력신호 테스트 아날로그 신호 선택용 아날로그 멀티플렉서

본 발명은, 아날로그회로 및 디지털 회로가 혼재된 집적회로 및, 그의 테스트방법에 관한 것이다.

최근에는, 아날로그 및 디지털 회로가 집적되어 하나의 칩을 형성하는 아날로그/디지털 혼재회로기술이 집적회로의 성능을 향상시키도록 연구되어왔다. 이 경우에 있어서, LSI 테스터를 사용하여 소망의 기능/작동들을 성취할 수 있는지를 알기위하여 실제적으로 제조된 반도체 칩을 테스트하는 것이 필요하다. 즉, 디지털 회로를 제외하고 아날로그 회로만의 작동을 테스트하도록 요구되어왔다.

하지만, 종래의 디지털 회로용 LSI 테스터는 논리적인 신호의 값 및 그의 출현(appearance)의 타이밍만을 강조하기 위하여 구성되어 있고, 출력파형을 고려하지 않으므로, 아날로그회로를 전용적으로 테스트하는 LSI 테스터가 요구된다. 그러한 장치로서, 두가지 타입을 생각할 수도 있는데, 즉, 아날로그 회로만을 전용적으로 확인하는 LSI 테스터 및, 아날로그 신호 및 디저털 신호 둘 다 다룰 수 있는 아날로그 및 디지털 회로용 LSI 테스터를 지적할 수도 있다.

종래의 장치에서는, 디지털 테스트 및 아날로그 테스트는 두 번 반복되는 테스트를 요구하며, 각각의 회로에 대하여 분리적으로 실행되어야 했다. 더욱이, 전체회로는 아날로그 회로로부터 디지털 회로의 분리를 행하도록 구성되어야했으며, 그러므로써 칩영역 및 단자들의 수를 증가시켰다. 그러한 단점들을 가능한 최소한으로 억제하고, 가관성(observability) 및 제어성을 증가시키는 아날로그/디지털 혼재회로의 구성은, 예컨데, 일본국 특허 공보 제 2-19780(1990) 호에 공지되어있다.

하지만, 이 구성에서는, 아날로그 테스터가 절대적으로 필요하며, 두번행하는 테스트의 필요성에는 변화가 없다.

최근에, LSI 테스터가 비싸지고, 이용 가능한 테스터의 숫자가 비용 문제로 인해 극적으로 줄어들어야 하므로 디지털 테스터의 기능에 부가적으로 출력 파형을 고려할 필요가 있다. 이 때문에, 아날로그 및 디지털 혼재회로의 칩에 대한 테스트시간 및 테스트비용이 아날로그 회로가 부복한 칩의 경우와 비교하여 극적으로 증가되고, 부가된 값 및 비용의 증가를 가져오는 딜레마에 빠진다. 그러므로, 만약, 아날로그 및 디지털 혼재회로 칩이 디지털테스터만을 사용하여 또한 테스트될 수 있다면, 최대한으로 이로울 것이다.

그런 관점으로부터, 예컨데, 일본국 특허공보 제 1-138478(1989)호에서 공지된 아날로그/디지털 혼재회로가 과거에 제안되어왔다.

상기와 본질적으로 일치하는 회로구성을 보여주는 제6도를 참조하여, 디지털 회로(62)의 출력에 연결된 D/A 변환기(64) 및 디지털 회로(62)로 구성된 회로는 이 회로에서 가정될 수 있으며, 아날로그 신호를 출력시키는 기능이 디지털 회로의 통상적인 기능에 부가된다.

디지털 테스터로 이 회로의 테스트를 수행하기 위하여, 아날로그 출력은 두개의 부분으로 나누어지고, A/D 변환기(63)가 그들중의 하나에 연결되어 디지털 신호를 다시 얻도록 아날로그 출력을 재변환한다. 만약, 테스트에 전용인 부가적인 기능인 A/D 변환기(63) 및 D/A 변환기(64) 둘 다 정상적으로 작동하고 있다면, D/A 컨버젼 직전의 디지털 신호 x 및 A/D 컨버젼 직후의 디지털 신호 z는 엄격하게 일치해야하므로, 상기 테스트는 등가를 검지함으로써 이루어진다.

하지만, 디지털 신호 x 및 D/A 인버스의 결과인 신호 y 사이의 관계가 y = f(x) 로 표시되고, A/D 변화된 신호 z 및 신호 y 사이의 관계는 z = g(y)로 표시되어서, z = g( f (x) )가 된다. 제6도에 도시된 종래의 테스트 기술은 g가 f 의 인버스 함수인지 아닌지의 검증에만 목적을 두었고, A/D 변환기 및 D/A 변환기로서의 유효성, 즉 그들의 선형성을 보장하는데 목적을 두지 않았다.

신호 x의 데이타버스 및 신호 z의 데이타버스가 단락되는 극도의 경우에서는, 신호 y에 상관없이 무결점으로서 그 산출물들이 테스트를 패스할 가능성이 있다. 더욱이, D/A 변환기(64)의 테스트 방법만을 출력측에 제공하므로, 이 테스트 방법을 일반적인 아날로그/디지털 혼재집적회로에로의 적용은 어렵게 된다.

그러므로, 본 발명의 목적은 아날로그/디지털 혼재집적회로 및 설치된 A/D 변환기 및 D/A 변환기의 각각의 선형성의 검증과 같은 테스트가 자체적으로 실행될 수 있는 테스트 방법을 제공하는데 있다.

집적회로는 하나의 단일 반도체칩상에, 제1디지털 데이타를 수신하고 상기 제 1 디지털 데이타를 상기 제1디지털 데이타의 제1값의 제1진폭대표값을 갖는 제1아날로그 신호로 변환시키는 D/A 변환기, 상기 제1진폭의 K 번만큼 큰 제2진폭을 갖는 제2아날로그 신호를 산출하기 위하여 상기 제1아날로그 신호를 수신하도록 상기 D/A 변환기에 효과적으로 연결된 제1수단들, 상기 K는 1 이외의 수이며, 상기 제2아날로그 신호를 효과적으로 수신하고, 상기 제2아날로그 신호를 상기 제2아날로그 신호의 상기 제2진폭의 제2대표값을 갖는 제2디지털 테이타로 변환시키는 A/D 변환기, 상기 제2디지털 데이타의 상기 제2값의 1/K 번만큼 큰 제3값을 갖는 제3디지털 데이타를 산출하기 위하여 상기 제2아날로그 신호를 수신하도록 상기 A/D 변환기에 효과적으로 연결된 제 2 수단들 및, 상기 제1 및 제3디지털 데이타를 받아들이도록 효과적으로 연결되고, 상기 제1디지털 데이타를 상기 제3디지털 데이타와 비교하는 비교기를 포함하는 집적회로를 제공한다.

상기 제1수단은 감쇠기에 의해서 구성하는 것은 바람직하다. 이 구성에 있어서, D/A 변환기의 출력은, 출력이 A/D 변환기로 공급되는 감쇠기에 공급된다. A/D 변환기의 출력은 제2수단으로서 증배기에 의해서 디지털 값으로 증폭된다. 상기 증배기의 출력 및 D/A 변환기의 입력은 결국 디지털 비교기에 의해서 서로 비교된다. 만약, 감쇠기 인자가 1/(0a1) 이면, 증배율(multiplication factor)은 a 이다.

D/A 변환기에 입력된 디지털 신호 x 및, D/A 변환기에 의해서 출력된 아날로그 신호 y 사이의 관계가 y = f (x)에 의해서 표시되고, A/D 변환기에 입력된 아날로그 신호 y 및, A/D 변환기에 의해서 출력된 디지털 신호 z 사이의 관계가 z = g (y)에 의해서 표시된다고 가정해보자.

본 발명에 따른 테스트는 하기와 같다. 첫째로, 아날로그 증배기 및 디지털 멀티플렉서는 D/A 변환기로 부터의 아날로그 신호가, 출력이 D/A 변환기의 입력과 비교되는 A/D 변환기에 직접적으로 전달되도록 설정된다. 수학적으로 말하자면, 상기 관계식

이 모든 x 에 유효하는지 아닌지가 테스트될 것이다. 만약, 유효하다면 상기 관계식

즉, f=g^-1, 이 검증되도록 판명된다. 만약, 상기식이 유효하지 않으면, 상기 실예는 결함체로서 결정된다.

만약, 산출물이 제1테스트를 패스할 경우, 하기에 설명된 제2테스트를 받게될 것이다.

첫째로, 아날로그 멀티플렉서 및 디지털 멀티플렉서는 a 에 의해서 신호를 증배하는 감쇠기를 통하여 D/A 변환기로부터의 아날로그신호를 패스하기 위하여 설정되어서, A/D 변환기에 의해서 입력되고, 1/a 만큼 신호를 증배하는 디지털 증배수단을 경유하여 A/D 변환기로부터의 디지털 신호는 D/A 변환기에 입력되는 신호와 비교된다. 수학적으로 말하자면, 상기 관계식이

모든 x 에 대하여 유효한지 아닌지가 테스트될 것이다. 만약, 유효하다면, 상기 관계식

즉, a·f =((1/a)·g)^-1=g^-1·a 이 검증되도록 판명된다.

f=g^-1이 제 1 테스트에서 검증되어졌으므로, 상기 관계식

이 모든 x 에 유효하다고 말할 수 있다. 상기 관계식이,

를 만족하는 f(x) 선형함수인 경우에만 유효하다고 수학적으로 증명될 수 있기 때문이다. 즉, 상술된 방법을 사용함으로써 D/A 변환기의 선형성에 대한 테스트를 수행가능하다.

또한 g(y)=(1-a)·y이 추론될 수 있으므로 A/D 변환기의 선형성이 동시적으로 검증될 수 있다.

상술된 테스트 방법을 사용함으로써, A/D 변환기도 아니고 D/A 변환기도 아닌 아날로그 회로를 테스트하는 것이 가능하게 된다.

즉, 어떤 종류의 디지털 회로부터 또는 외측으로부터의 디지털 신호를, 선형성이 바로 검증된 D/A 변환기에 입력시킴으로써, 상기 변환기로부터의 출력은 A/D변환기도 아니고 D/A 변환기도 아닌 아날로그 회로(예컨데, 저역통과필터)에 보내진다. 아날로그 회로의 출력은, 선형성이 바로 검증되는 A/D 변환기에 보내진다. 다음으로, A/D 변환기로 부터의 디지털 출력신호와 D/A 변환기에 원래적으로 전달된 디지털 입력신호 사이의 상호관계가 분석된다.

상기 얻어진 상호관계가 원래적으로 설계되었는지 또는 그렇지 않은지를 판단함으로써 아날로그 회로의 작동을 검증하는 것이 가능하다.

각 아날로그 및 디지털 회로는 일반적으로 외측으로 신호들을 전달하기 위한 다수의 채널들을 가지고 있다. 그런 경우에는, 멀티플렉서를 사용하여 변환함에 의해서 D/A 변환기로 부터 아날로그 신호들은 출력하기 위하여 외부측으로부터 아날로그 회로에 입력된 모든 아날로그 신호들을 변환시킴으로써, 그리고 아날로그 회로로부터 외부측에 출력된 아날로그 신호를 두 부분으로 나누고, 한 부분을 A/D 변환기에 보냄으로써, 디지털 회로측부의 아날로그 회로쪽으로 모든 입력들을 준비하는 것이 가능하게 되고, 아날로그 회로로부터의 모든 출력들은 디지털 회로측부에 수신될 수 있게 된다.

상기의 제1, 제2 및 제3의 테스트를 결합함으로써, 상기 아날로그 회로의 전체적인 검증절차는 디지털 테스터에 의해서 수행될 수 있다.

제3테스트에서는, D/A 변환기 및 A/D 변환기가, 말하자면, 파형발생기 및 측정기구로서, 각각 사용되고, 이 발명의 본질적인 특징은, 제2테스트에서 검증된 A/D 변환기 및 D/A 변화기의 선형성이 파형발생기 및 측정기구로서 그들의 이용가능성에 근거를 제공한다.

본 발명의 상기 및 타목적들, 특징들 및 이점들은 첨부한 도면들을 참조하여서 본 발명의 하기의 상세한 설명을 참조함으로써 좀 더 분명해질 것이다.

제1도는 본 발명의 아날로그/디지털 혼재집적회로의 제 1 실시예의 구성을 보여주는 블록선도이다.

본 실시예의 아날로그/ 디지털 혼재집적회로(1)에서, 집적회로(1)에서의 모든 디지털 공정들은 디지털 회로(2)에 의해서 수행된다. 이 회로는 아날로그 입력이 아날로그 입력단자(5)로부터 A/D 변환기(3)를 경유하여 디지털 회로(2)에 입력되는 구성을 가지며, 아날로그 출력은 아날로그 출력단자(6)로 부터 D/A 변환기(4)를 경유하여 외부측으로 출력된다.

이 실시예에서, 디지털 LSI 테스터에 의한 테스트의 대상물은 A/D 변환기(3) 및 D/A 변환기(4)이다. 디지털 회로(2)를 위한 테스트는 디지털테스터를 사용함으로써 디지털 회로를 위한 종래의 테스트방법에 따라서 행해질 수도 있다.

본 발명의 아날로그/디지털 혼재집적회로(1)의 제 1 실시예는 A/D 변환기(3) 및 D/A 변화기(4)를 테스트하는데 필요한 모든 수단들이 디지털 회로(2)의 외부에 부가적인 회로로서 제공되는 구성을 갖는다.

상기 부가적인 회로는 디지털 파형발생기(7), 디지털 멀티플렉서(8), 0.5의 감쇠율 a를 갖는 감쇠기(9), 제1아날로그 멀티플렉서(10), 제2아날로그 멀티플렉서(11), 상호적인 감쇠율 a에 동등한 2의 멀티플렉스 인자를 갖는 디지털 멀티플렉서(12), 디지털 멀티플렉서(13) 및, 비교회로(14)들로 구성된다. 이들 부가적인 회로들은 아날로그 테스트 인에이블 단자 (ATE)(15), 테스트 모드 변환단자(ATM)(16) 및, 상술된 회로의 제어를 위한 외부측에 비교회로(14)의 출력신호를 출력하는 비교기 출력단자(17)를 갖추고 있다. 더욱이, 클릭 입력단자(18)로 부터의 클릭은 정상적인 작동 및 테스트 작동시의 모든 경우에 사용된다.

다음으로, 본 발명의 아날로그/디지털 혼재집적회로의 제1실시예를 위한 테스트 방법의 절차의 개요가 설명될 것이다.

첫째로, ATM (16)은 제1아날로그 멀티플렉서(10)를 설정하기 위하여 턴오프되어 D/A 변환기(4)의 출력신호를 직접적으로 패스하고, 동시에 디지털 멀티 플렉서 (13)를 설정하여 A/D 변환기(4)의 출력신호를 직접적으로 패스한다. 더욱이, ATE(15)는 제2아날로그 멀티플렉서(11)를 설정하기 위하여 턴온되어, 제1아날로그 멀티플렉서(10)로부터 아날로그 신호를 패스하게 하고, 동시에 디지털멀티플렉서(8)를 설정하여 디지털 파형발생기(7)로부터 디지털 신호를 패스하게 한다.

그렇게 함으로써, 파형발새익(7)에 의해서 발생된 신호는 D/A 변환기(4)에 입력된다. D/A 변환기(4)로부터의 신호는 제 1 아날로그 멀티플렉서(10) 및 제2아날로그 멀티플렉서(11)를 경유하여 A/D 변환기(3)에 보내진다.

더욱이, A/D 변환기(3)에 의해서 변환된 디지털 신호는 디지털 멀티플렉서(13)를 경유하여 비교회로(14)의 입력단자들중의 하나에 공급된다.

다른 한편으로는, 디지털파형발생기(7)에 의해서 발생된 신호는 비교회로(14)의 타입력단자에 직접적으로 공급되어서, 비교결과 신호는 양쪽 입력단자들에서 신호의 일치 또는 불일치에 따라서 비교회로(14)로 부터 출력된 다음에, 출력단자(17)에 전달된다.

소정의 패턴숫자까지의 클럭입력단자(18)에 입력된 클럭신호들의 수는 디지털 테스터측에서 카운트되고, 제1테스트의 결과는 H 레벨신호가 그 제1테스트 기간동안 출력단자(17)로부터 출력되지 않는다면, 좋은 결과로서 생각된다. 즉, A/D 변환기(3) 및 D/A 변환기(4)의 가역성이 검증된다.

다음에, ATM(16)은 제1아날로그 멀티플렉서(10) 설정하기 위하여 턴온되어 감쇠율 0.5 를 갖는 감쇠기(9)로 부터의 출력신호를 패스하고, 투-폴드(two-fold) 디지털 멀티플렉서(12)의 출력측의 디지털 멀티플렉서(13)를 동시에 설정한다. 그렇게 함으로써, 디지털 파형발생기(7)에 의해서 발생된 신호는 디지털 멀티플렉서(8)를 경유하여 아날로그신호로의 변환용 D/A 변환기(4)에 공급된다. 상기 변환된 신호는 감쇠기(9)에 의해서 1/2로 감쇠되며, 제1아날로그 멀티플렉서(10) 및 제2아날로그 멀티플렉서(11)를 경유하여 A/D 변환기(3)에 보내져서 A/D 변환기(3)에 의해서 디지털 신호로 다시 변환되고, 투-폴드 디지털 멀티플렉서(12)에 의해서 하나의 비트씩 최상의 비트(MSB)로 이동한 다음에, 디지털 멀티플렉서(13)를 경유하여 비교회로(14)의 입력단자들 중의 하나에 공급된다.

다른 한편으로는, 디지털 파형발생기(7)에 의해서 발생된 신호는 비교회로(14)의 타 입력단자에 직접적으로 공급되어서, 양 입력단자들 사이의 일치 또는 불일치에 따라서 비교기(14)로부터의 비교결과는 출력단자(17)에 전달된다. 디지털 테스터측에서, 소정의 패턴수까지의 클럭입력단자(18)에 공급된 클럭신호의 수를 계수한 후에야, 본 실예가 그 테스트기간중에 출력단자(17)로부터 출력되는 H레벨이 없다면 제 2테스트를 패스하게 된다고 결정된다. 다시 말하자면, A/D 변환기(3) 및 D/A 변환기(4)의 선형성은 동시에 검증된다. 마침내 ATE(15)는 아날로그 멀티플렉서를 설정하기 위하여 턴오프되어 단자(5)로부터 A/D 변환기(3)까지 입력신호를 패스시키고, 다지털 멀티플렉서를 설정하여 디지털 회로(2)로부터 D/A 변환기(4)까지 신호를 패스시킨다. 이 회로의 아날로그 부분에 대한 테스트공정, 즉, A/D 변환기(3) 및 D/A 변환기(4)가 완성된다.

다음에, 본 발명의 아날로그/디지털 혼재집적회로의 제2실시예가 설명될 것이다.

제2도를 참조하여, 본 실시예는, A/D 변환기(3)를 경유하여 단자(5)로부터 입력된 아날로그에 따라서, 집적회로(1)에서의 모든 공정이 디지털 회로(2)에 의해서 행해지는 집적회로이다. 회로(2)로부터의 디지털 출력은 단자(30)를 통하여 외부측에 전달된다.

본 실시예에서, 집적회로(1)는 디지털 회로(2)로부터 단자(19)까지 디지털 신호만을 출력하므로, 디지털 신호를 아날로그 신호로 변환시킬 필요성이 없게 된다.

그러므로, 디지털 LSI 테스터에 의한 테스트의 대상물은 A/D 변환기(3)이다. 잔류하는 부품이 디지털 회로(2)뿐이므로, 디지털테스터를 사용하는 디지털 회로의 종래의 테스트 절차에 따라서 행해질 필요만이 있는 상기 테스트는 제1실시예는 경우와 유사하다.

본 발명의 아날로그/디지털 혼재집적회로의 제2실시예는 A/D 변화기의 테스트를 위해 필요한 모든 수단들이 디지털 회로(2)에 부가적인 회로들로서 제9공되는 구성을 가진다. 달리 말하면, 이 부가적인 회로는 디지털 파형발생기(7), D/A 변화기(4), 0.5의 감쇠율 a를 갖는 감쇠기, 제1아날로그 멀티플렉서(10), 제2아날로그 멀티플렉서(11), 상호적인 감쇠율 a과 동등한 증배율 (multiplication factor)갖는 디지털 증배기(12), 디지털 멀티 플렉서(13)및, 비교회로(14)들로 구성된다. 게다가, 아날로그 테스트 인에이블단자(ATE) (15), 테스트모드 변환단자(ATM)(16)및, 외부측에 비교회로(14)의 출력을 출력시키기 위한 비교출력단자(17)들이 이들 회로들을 제어하기 위하여 제공된다. 단자(18)로부터의 클럭은 정상적인 작동 및 테스트 작동의 두 경우에 모두 사용된다.

본 실시예를 위한 테스트 절차의 개요는 제1실시예의 절차와 동일하므로, 절차의 설명은 생략한다.

다음에, 본 발명의 아날로그/디지털 혼재집적회로의 제3실시예가 설명될 것이다.

제3도를 참조하여, 아날로그/디지털 혼재집적회로의 본 실시예가 집적회로(1)에서의 모든 공정들이 단자(40)로부터의 디지털 입력신호에 따라서 디지털 회로(2)에 의해서 수행되는 집적회로이므로, 입력 아날로그 신호를 디지털 회로(2)용 디지털 신호로 변회시킬 필요성이 없게된다.

따라서, 본 실시예에서는, 디지털 LSI 테스터에 의한 테스터의 대상물은 D/A 변환기(4)이다. 잔류하는 부품이 디지털 회로(2)뿐이므로, 디지털 테스터에 의한 디지털 회로를 위한 종래의 테스트절차에 따라서 행해질 필요성만이 있는 테스트는 제1 및 제2실시예의 경우와 유사하다.

본 발명의 아날로그/디지털 혼재집적회로의 제3실시예는, 디지털 회로(2) 이외에, 디지털파형발생기(7), 신호소오스 변환을 위한 디지털 멀티플렉서(8), 0.5의 감쇠율 a를 갖는 감쇠기(9), 제1아날로그 멀티플렉서(10), A/D 변환기(3), 디지털 증배기(12), 디지털 멀티플렉서(13) 및 비교회로(14)들을 , D/A 변환기(4)를 테스트하기 위한 필요한 수단으로서 가진다. 게다가, 아날로그 테스트 인에이블단자(ATE)(15), 테스트모드 변환단자(ATM)(16) 및 외부측으로 비교회로(14)의 출력을 출력하기 위한 비교기 출력단자(17)를 갖추고 있어 이들 회로들을 제어한다. 단자(18)로부터의 클럭은 정상적인 작동 및 테스트 작동시 모두에 사용된다.

본 실시예를 위한 테스트 방법의 절차상의 개요가 제1 또는 제2실시예의 테스트 방법의 절차와 일치하므로, 절차의 상세한 설명은 생략한다.

다음에, 본 발명의 아날로그/디지털 혼재집적회로의 제 4 실시예를 설명한다.

제4도를 참조하여 본 실시예의 아날로그/디지털 혼재집적회로는, 아날로그/디지털 혼재 집적회로의 제1실시예의 구성품들 가운데 디지털하게 프로세스할 수 있는, 디지털 파형발생기(7), 디지털 멀티플렉서(8,13), 증배기(12), 비교회로(14) 및, 디지털 회로(2)들이 하나의 디지털 회로(42)안으로 집적되는 구성을 가진다.

본 실시예의 디지털 회로(42)는 CPU 매크로 블록 또는 메모리 매크로 블록과 같은 고도로 진보된 디지털 매크로들이 장착된 특정용도용 집적회로(ASIC)로 구성된다. 그렇기 때문에, 제1실시예의 부가적인 회로의 규모를 최소한의 레벨로 억제 가능하게 된다.

아날로그/디지털 집적회로(41)는 아날로그 테스트 인에이블 단자(ATE)(45)를 제공한다. 상기 디지털 회로는 아날로그 테스트가 상기 ATE(45)의 턴온 또는 턴오프를 감시함으로써 이루어지는지 또는 그렇지 않은지를 검색한다.

상기 테스트용 클럭으로서, 디지털 회로(42)를 위한 테스트의 시방에 따라서, 클럭입력단자(18) 또는 디지털 회로(42) 내에서 테스트를 위하여 새롭게 발생된 클럭신호로부터 디지털 회로(42)에 공급된 테스트 클럭이 사용된다.

다음에, 본 실시예의 테스트 방법을 위한 절차의 개요를 설명한다.

첫째로, ATE(45)는 턴온되어, 디지털 회로(42)가 아날로그 테스트모드에 있는지를 검색하도록 한다. 이 신호를 수신하는 순간, 디지털 회로(42)는 CPU 매크로를 사용함으로써 디지털 회로(42)내의 메모리 매크로 블록(도시되지 않음)에서 프로그램 프리-셋에 따라서 테스트 시퀀스를 수행한다.

상기 프로그램에 따라서, 첫째로, 변환신호(20)는 제2아날로그 멀티플렉서(11)를 설정하도록 턴온되어서 제1아날로그 멀티플렉서(10)로부터 출력신호를 A/D 변환기(3)에 패스시킨다. 다음에, 변환신호(19)는 제1아날로그 멀티플렉서(10)를 설정하도록 턴오프되어 D/A 변환기(4)로부터의 출력신호를 제2멀티플렉서(11)에 패스시킨다.

다음에, 디지털 파형발생기(7)는, 메모리 매크로 블록내에 저장된 테스트 신호발생 제어프로그램 및 테스트 데이타에 의해서 제어되는 CPU로부터의 명령에 따라서, 일련의 테스트 신호들을 D/A 변환기에 발생시킨다. D/A 변환기(4)에 의해서 테스트 신호가 아날로그 신호로 변환된 후에, 상기 테스트 신호는 제1아날로그 멀티플렉서(10)및 제2아날로그 멀티플렉서(11)를 경유하여 A/D 변환기(3)에 보내진다. 더욱이, A/D 변화기(3)에 의해서 디지털 신호로 재변환되고, 그것의 출력신호는 디지털 회로(42)내의 비교기(14)에 입력되어 디지털 파형발생기(7)로부터의 신호와 비교되고, 그 비교의 결과는 보고형태로서 디지털 출력단자(21)로부터 외부측에 출력된다.

디지털 LSI 테스터는 상기 보고의 내용에 따라서 차후의 테스트 시퀀스를 변경한다.

만약, IC가각 상기 프로그램에 따라서 일련의 테스트를 패스한다면, 제1아날로그 멀티플렉서(10)로의 변환신호(19)는 제1아날로그 멀피플렉서(10)로의 입력신호를 감쇠기(9)의 출력신호로 변환하도록 턴온된다.

다음에, 일련의 테스트 신호들은 상술된 동일한 방식에 의해서 D/A 변환기(4)에 입력된다. D/A 변환기(4)에 의해서 변환된 아날로그 신호는 감쇠기(9)를 경유하여 A/D 변환기(3)에 보내져서, 제1아날로그 멀티플렉서(10) 및 제2아날로그 멀티플렉서(11)가 디지털 신호로 재변환되도록 한다.

A/D 변화기로부터의 신호는 시프트 레프트(shift left)(SHL) 명령에 의한 CPU 매크로 블록의 논리연산부(ALU) 블록(도시되지 않음)에 의해서 2배로 되고, 디지털 파형발생기(7)로부터 발생된 신호와 비교된다. 상기 비교의 결과는 보고의 형태로서 디지털 출력단자(21)로부터 외부측으로 출력된다. 상기 출력보고를 수신하는 순간, 디지털 테스터는 테스트하의 생산품이 양호한지 또는 않는지 결정을 내린다. 이 일련의 테스트가 행해지므로써, 상기 아날로그 테스트가 완성된다.

이 실시예의 특징은 디지털 회로(42) 이외의 부가적인 회로의 구성이 최소한의 스케일로 주어지고, 부가적인 핀의 수가 단지 ATE(45)의 하나이므로, 반도체 칩의 구성에 미치는 영향은 매우 적다.

다음에, 제5도를 참조하여, 본 발명의 아날로그. 디지털 혼재집적회로의 제5실시예가 설명될 것이다. 이 집적회로(51)는 아날로그회로(22), 디지털 회로(52), 그리고 아날로그 회로(22) 및 디지털 회로(52)사이의 신호변환을 위한 D/A 변환기(54-1)및 A/D 변환기(53-1)들을 포함한다. 아날로그 회로(22)는 A/D 및 D/A 변화기능들을 제외한 몇가지 기능들을 가지며, 아날로그 멀티플렉서(25)를 경유하여 입력단자 (55)로부터의 아날로그 입력 및, D/A변환기(54-1)를 경유하여 디지털 회로(52)로부터의 출력신호에 따라서 작동한다. 상기 디지털 회로(52)는 아날로그 멀티플렉서(26) 및 A/D 변환기(53-1)를 경유하여 아날로그회로(22)로부터의 출력신호 및, D/A 변환기(54) 출력디지털 신호에 따라서 작동한다. 아날로그/ 디지털 혼재집적회로(51)는 나아가, 디지털 테스터를 사용하여 아날로그/디지털 혼재집적회로의 전체기능을 테스트하는데 필요한 부가적인 요소들인 D/A 변환기(54-2)및 A/D 변환기(53-2)를 더 포함한다. 상기 디지털 회로(52)는 디지털파형발생기, 디지털 멀티플렉서, 증배기, 비교기 및, 제4실시예에서 설명된 것들과 같은 테스트 시퀀스 제어프로그램들을 포함하며, 이들은 A/D 변환기(53-1,2), D/A 변환기(54-1,2), 및 집적회로(51)의 전체기능들을 테스트하는데 사용된다. 상기 디지털 회로(52)는 나아가, 입력단자(55)로부터 아날로그 입력신호를 에물레이트하기 위한 에뮬레이터를 더 포함한다.

제4실시예에서 설명된 방법을 사용함으로써, A/D 및 D/A 변환기의 테스트는 (A/D 53-1, D/A 54-1) 및 (A/D 53-2, D/A 54-2)의 각 쌍을 위해 수행된다.

A/D 및 D/A 변환기의 모든 쌍들의 테스트를 마친후에, 집적회로(51)의 전체 기능들의 테스트가 하기와 같이 수행된다.

첫째로, 아날로그 멀티플렉서(25)는 D/A 변환기(54-2)로부터 출력신호를 패스하도록 설정되고, 아날로그 멀티플렉서(11,26)는 디지털 회로(52)에 저장된 프로그램의 제어하에 아날로그 회로(22)로부터 각 출력신호들을 패스하도록 설정된다.

다음에, 디지털 회로(52)의 에뮬레이터는 입력신호를 D/A 변환기(54-2)로 에뮬레이트한다. 상기 아날로그 회로는 D/A 변환기(54-2)로부터의 출려신호에 따라서 작동하고, A/D 변환기(53-1)를 경유하여 디지털 회로(52)로 출력신호를 출력한다. 상기 디지털 회로(52)는 A/D 변환기(53-1)로부터의 출력신호에 따라서, 아날로그 회로(22)에 변환된 신호를 보내는 D/A 변환기(54-1)에 디지털 신호를 출력한다. 상기 아날로그 회로(22)로부터의 출력신호는 A/D 변환기(53-2)를 경유하여 디지털 회로(52)에 전달된다. 그 다음에, 상기 전달된 디지털 신호들은 디지털 회로(52)의 메모리에 저장된 기대값과 비교된다. 상기 디지털 회로(52)는 상기 두개의 값이 서로 일치하는지 또는 일치하지 않은지에 따라서 단자(21)를 경유하여 상기 비교된 신호를 외부측에 출력한다. 따라서, 아날로그/디지털 회로 혼재회로의 전체 기능의 테스트는 디지털테스터만을 사용함으로써 수행된다.

상술된 테스트 절차는 디지털 회로(52)의 메모리에 저장된 프로그램에 의해서 제어된다.

상기 실시예에서, 아날로그 회로(22)는 외부의 입력단자(55)로부터의 단일 입력신호와 외부의 출력단자(56)로의 단일 출력신호를 가지므로, 상기 입력신호(55)와 연관된 부가적인 D/A 변환기(54-2)의 수가 하나이고, 출력신호(56)와 연관된 부가적인 A/D 변환기(53-2)의 수는 하나가 된다. 상기 아날로그 회로가 외부측으로부터 다수의 입력신호들과 외부측으로 다수의 출력신호들을 가질경우, 부가적인 D/A 변환기의 수는 입력신호들의 수와 일치하고, A/D 변환기의 수는 출력신호들의 수와 일치한다.

일반적인 아날로그/디지털 혼재집적회로의 테스트방법으로서의 종래 기술은 일본국 특허 공보 제 2-19780(1990)호에 공지되어있다. 디지털 부분용 테스트는 디지털 테스터를 사용하여 수행되고, 아날로그 부분용 테스트는 아날로그 테스터를 사용하여 분리적으로 수행하는 테스트 방법이고, 디지털 회로측으로부터의 외부측(종래의 기술에서 미션 A 인(mission A in) 으로 일컬음)으로부터 고유의 아날로그 입력을 에뮬레이트하는 테스트 방법에 기초한 테스트 방법은 아니며, 디지털 회로측으로 옮겨옴으로써 외부측(종래의 기술에서 미션 A 아웃(mission A out)으로 일컬음)에 고유의 아날로그 출력을 분석하는 테스트 방법이다. 이 때문에, 본 발명은 디지털 테스터만을 사용하여 모든 테스트를 수행한 벙법으로 처음으로 실현된 방법이다.

본 실시예의 설명에서, 외부측으로부터 디지털 회로측에 아날로그 입력신호를 에뮬레이트하는 신호를 형성하기 위한 정보를 입력하는 방법은 상세하게 설명되지 않았다. 하지만, 스캔 체인(scan chain) 또는 바운더리 스캔(boundary scan)을 사용하는 방법과 같은, 디지털 회로의 테스트를 용이하게하는 일적인 기술은 본 발명의 테스트 기술과 회로의 구성에 따라서 분명하게 사용될 수 있다. 그러므로, 본 발명이 아날로그 부분의 테스트 기술에 대하여 적용되는한, 그런 기술의 동시적인 적용은 본 발명의 범위내에서 자연적으로 실패한다는 점은 분명하다.

더욱이, A/D 변환기 및 D/A 변환기의 증폭율은 본 실시예 및 타 실시예에서 다루지 않았다. 하지만, 이에 대한 이유는, 증폭율의 검증이 기준전압을 사용하는 비교공정을 수행함으로써 쉽게 성취될 수 있기에 간단하며, 이에 대한 언급의 부족으로 인해서, 본 발명의 범위에 어떠한 식으로든 영향을 주지 않는다는 점이 분명하다.

상술한 바와 같이, 본 발명은 디지털 테스터만에 의해서 D/A 변환기를 갖는 디지털 회로가 D/A 변환기의 테스트만을 다룰 수 있도록 하여 종래의 테스트방법 (일본국 특허 공부 제 1-139478(1990)호)의 단점을 극복하고, 테스트 목적을 위하여 장착된 A/D 변환기의 가역성만을 검증할 수 있다. 더욱이, 본 발명은 상기 가역성의 검증을 D/A 변환기에까지 확대할 수 있고, A/D 변환기 및 D/A 변환기의 선형성을 동시에 검증할 수 있다. 그러므로, 본 발명은 단일 LSI 테스터를 사용하여 일반적인 아날로그/디지털 혼재집적회로의 완전한 테스트를 할 수 있게한다.

따라서, 본 발명은 많은 작업장비로 값싼 디지털 테스트환경에서의 아날로그회로에 숙련되지 않은 작업자에 의한 아날로그/디지털 혼재집적회로의 테스트를 용이하게하고, 테스트하는 시간 및 비용의 감소와 테스트의 간략화를 위해 디자인을 향상시키는 효과는 가진다.

본 발명이 특정 실시예와 연결시켜 설명해 온 반면에, 본 발명의 방법에 의해 포함되는 대상물은 그들 특정 실시예에 제한되지 않는다. 반면에, 본 발명의 대상물은 하기의 청구범위의 정신과 범주내에 포함될 수 있는 모든 대안들, 변형들 및 동등한 것들을 포함하도록 하였다.

Claims

단일 반도체칩상에, 제1디지털 데이타를 수신하고 상기 제1디지털 데이타를 상기 제1디지털 데이타의 제1값의 제1진폭대표치를 갖는 제1아날로그 신호로 변환시키는 D/A 변환기, 상기 제1진폭의 K 배만큼 큰 제2진폭을 갖는 제2아날로그 신호를 산출하기 위한 상기 제1아날로그 신호를 수신하도록 상기 D/A 변환기에 효과적으로 연결된 제1수단, 상기 제2아날로그 신호를 효과적으로 수신하고 상기 제2아날로그 신호를 상기 제2아날로그 신호의 상기 제2진폭의 제2대표치를 갖는 제2디지털 데이타로 변환시키는 A/D 변환기, 상기 제2디지털 데이타의 상기 제2값의 1/K 배 만큼 큰 제3값을 갖는 제3디지털 데이타를 산출하기 위한 상기 제2디지털 신호데이타를 수신하도록 상기 A/D 변환기에 효과적으로 연결된 제2수단, 및 상기 제1 및 제3디지털 데이타에 효과적으로 연결되어있고 상기 제3디지털 데이타와 상기 제1디지털 데이타를 비교하는 비교기를 포함하고, 상기 K는 1 이외의 수인 것을 특징으로 하는 집적회로.
제1항에 있어서, 상기 K 가 1/N이고, 이 때 N이 1 이외의 정수인 것을 특징으로 하는 집적회로.
제1항에 있어서, 상기 D/A 컨버터에 연결된 출력을 갖는 제1디지털 멀티플렉서; 상기 제1디지털 멀티플렉서의 제1입력 및 상기 비교기의 제1입력에 연결된 출력을 갖는 디지털 파형 발생기; 상기 제1디지털 멀티플렉서의 제2입력과 연결된 디지털 회로로서, 상기 제1디지털 멀티플렉서는 상기 디지털 파형발생기의 상기 출력중 하나 및 상기 제1디지털 데이터로서 상기 디지털 회로의 출력을 선택하는 디지털 회로; 상기 제1아날로그 신호에 연결된 제1입력 및 상기 제2아날로그 신호에 연결된 제2입력을 갖는 제1아날로그 멀티플렉서; 아날로그 입력단자에 연결된 제1입력, 상기 제1아날로그 멀티플렉서의 출력에 연결된 제2입력 및 상기 A/D 컨버터에 연결된 출력을 갖는 제2아날로그 멀티플렉서; 및 상기 제2디지털 데이터에 연결된 제1입력과 상기 제3디지털 데이터에 연결된 제2입력을 갖는 제2디지털 멀티플렉서로서, 상기 제2디지털 멀리플렉서의 출력이 상기 비교기의 제2입력에 연결된, 제2디지털 멀티플렉서를 더 포함하는 것을 특징으로 하는 집적회로.
제3항에 있어서, 상기 디지털 파형발생기, 상기 제1디지털 멀티플렉서, 상기 제2디지털 멀티플렉서, 상기 제2수단, 상기 비교기 및 상기 디지털 회로는, 매크로 블럭으로서, 셀에 기초한 특정 용도용 집적회로(ASIC)에 집적되어지는 것을 특징으로 하는 집적회로.
제3항에 있어서, 상기 제1아날로그 멀티플렉서 및 상기 제2디지털 멀티플렉서가 모두 외부 테스트 모드 스위칭 단자상의 신호 입력에 의해 제어되어지고, 상기 제1디지털 멀티플렉서 및 상기 제2아날로그 멀티플렉서가 모두 외부 아날로그 테스트 인에이블 단자로부터의 신호 입력에 의해 제어되는 것을 특징으로 하는 집적회로.
제1항에 있어서, 상기 제1수단이 감쇠기인 것을 특징으로 하는 집적회로.
제6항에 있어서, 상기 감쇠기는 전압 분배 수단을 포함하는 것을 특징으로 하는 집적회로.
제1항에 있어서, 상기 제2수단은 디지털 증배기를 포함하는 것을 특징으로 하는 집적회로.