KR960012401A - 반도체 집적장치 - Google Patents

반도체 집적장치 Download PDF

Info

Publication number
KR960012401A
KR960012401A KR1019940022005A KR19940022005A KR960012401A KR 960012401 A KR960012401 A KR 960012401A KR 1019940022005 A KR1019940022005 A KR 1019940022005A KR 19940022005 A KR19940022005 A KR 19940022005A KR 960012401 A KR960012401 A KR 960012401A
Authority
KR
South Korea
Prior art keywords
logic
memory
test
input
unit
Prior art date
Application number
KR1019940022005A
Other languages
English (en)
Other versions
KR0130028B1 (ko
Inventor
이철하
배명호
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019940022005A priority Critical patent/KR0130028B1/ko
Priority to JP7223702A priority patent/JP2837117B2/ja
Priority to US08/522,957 priority patent/US5805605A/en
Publication of KR960012401A publication Critical patent/KR960012401A/ko
Application granted granted Critical
Publication of KR0130028B1 publication Critical patent/KR0130028B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 메모리 테스트와 로직 테스트를 선택적으로 실행할 수 있는 반도체 집적장치에 있어서, 다수의 동작기능을 로직으로 실현한 로직부와, 소정의 집적도를 가지며 데이타를 저장하는 메모리부와, 각각의 테스트에 따른 제어 신호를 입출력하는 패드로 구성된 패드부와, 고직부와 메모리부와 패드부에 각각 접속하는 스위치부와, 스위치부를 제어하여 메모리 테스트 및 로직 테스트를 선택적으로 제어하는 스위치 제어부를 구비함을 특징으로 한다. 본 발명에 의하여 메모리를 테스트하기 위한 경로에 메모리 결함과 로직 결함을 구분하여 별도의 로직 테스트가 가능하며, 메모리 신호 경로와 로직 신호 경로 그리고 용도에 따라 선택적으로 사용되는 패드경로를 각각 구비한 후 노멀 모드 및 테스트 모드시 구분 할 수 있도록 제어할 수 있으며, 로직 부분과 메모리 부분을 선택적으로 테스트하여 메모리를 내장한 칩의 품질을 향상시킬 수 있으며, 메모리 제어 및 데이타 입출력에 관한 별도의 핀의 사용없이 패키지 효율을 향상시킬 수 있는 효과가 있다.

Description

반도체 집적장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명에 따른 반도체 집적장치의 개략적 블럭 다이어그램을 보이는 도면.

Claims (10)

  1. 메모리 테스트와 로직 테스트를 선택적으로 실행 가능한 반도체 집적장치에 있어서, 다수의 동작 기능을 로직으로 실현한 로직부와, 소정의 집적도를 가지며 데이타를 저장하는 메모리부와, 각각의 테스트에 따른 제어신호를 입출력하는 패드로 구성된 패드부와, 상기 로직부와 상기 메모리부와 상기 패드부에 각각 접속하는 스위치부와, 상기 스위치부를 제어하여 상기 메모리 테스트 및 상기 로직 테스트를 선택적으로 제어하는 스위치 제어부를 구비함을 특징으로 하는 장치.
  2. 제1항에 있어서, 상기 로직부는 상기 동작기능을 로직으로 실형한 로직회로와, 상기 로직회로에서 공급되는 출력 인에이블 신호에 따라 입출력 방향을 결정하는 로직 입출력 인터페이스 회로를 구비함을 특징으로 하는장치.
  3. 제2항에 있어서, 상기 메모리부는 데이타를 저장하는 메모리 및 상기 메모리로부터 공급되는 출력 인에이블 신호에 따라 입출력 신호 방향을 결정하는 메모리 입출력 인터페이스 회로를 구비함을 특징으로 하는 장치.
  4. 제3항에 있어서, 상기 패드부는 선택하는 테스트 모드에 따라 출력 인에이블 신호를 발생하는 제어회로와, 제어회로로부터 출력되는 상기 출력 인에이블 신호에 따라 입출력 신호방향을 결정하는 입출력 인터페이스 회로와, 상기 테스트에 따라 신호를 입출력 하는 패드를 구비함을 특징으로 하는 장치.
  5. 제4항에 있어서, 상기 스위치부는 각각의 일단자가 공통으로 접속하고 각각의 타단자가 상기 로직부,상기 베모리부, 상기 패드부에 각각 접속하는 제1, 제2 및 제3 스위치 회로를 구비하고, 상기 로직 테스트시 상기 제1 및 제3스위치 회로가 인에이블되고, 상기 메모리 테스트시 상기 제2 및 제3 스위치 회로가 인에이블되고, 노멀 동작시 상기 제1및제2스위치 회로가 인에블되어, 상기 각각의 테스트 모드에서 디세이블되는 어느 하나의 스위치 회로에 의하여 해당 경로를 차단함을 특징으로 하는 장치.
  6. 제5항에 있어서, 상기 스위치 제어부는 각각의 테스트 모드에 상기 제1, 제2 및 제3스위치 회로의 스위칭정보를 위하 테스트 패드와, 상기 테스트 패드의 입력 상태에 따라 스위칭 정보를 출력 하는 스위칭 제어디코더와, 상기 노멀 동작시 상기 패드부 내의 상기 입출력 인터페이스 회로의 플로팅을 방지하기 위한 제4 스위치 회로를 구비함을 특징으로 하는 장치.
  7. 메모리 테스트와 로직 테스트를 선택적으로 실행할 수 있는 반도체 집적장치에 있어서, 다수의 동작기능을 로직으로 구현한 로직회로 및 상기 로직회로로부터 공급되는 출력 인에이블 신호의 논리 상태에 따라 입출력 신호의 방향을 결정하는 로직 입출력 인터페이스 회로로 구성된 로직부와, 일정한 집적도를 가지며 데이타를 저장하는 메모리 및 상기 메모리로부터 공급되는 출력 인에이블 신호의 논리 상태에 따라 입출력 신호의 방향이 결정되는 메모리 입출력 인터페이스 회로로 구성된 메모리부와, 로직 테스트 및 메모리 테스트를 제어하는 신호를 입력하는 제어회로 및 상기 제어회로로부터 출력되는 제어신호의 제어에 의해 입출력의 방향이 결정되는 입출력 인터페이스 회로 그리 고 각각의 테스트에 따라 신호를 입출력하는 패드로 구성된 패드부와, 각각의 일단자가 공통으로 접속하며 타단자가 각각 상기 로직 입출력 인터페이스 회로, 상기 메모리 입출력 인터페이스 회로와, 상기 입출력 인터페이스 회로에 접속하는 제1 및 제2 및 제3 스위치 회로로 구성된 스위치부와, 테스트 모드에 따라 각각 선택되는 상기 스위치 회로의 스위칭을 위하여 테스트 패드에 인가되는 신호 상태에 따라 스위칭 정보의 상태를 결정하는 스위치 제어 디코더와, 노멀 동작시 상기 패드부내의 상기 입출력 인터페이스 회로의 플로팅 방지를 위한 제4스위치 회로로 구성된 스위치 제어부를 구비함을 특징으로 하는 장치.
  8. 제7항에 있어서, 로직 테스트시, 상기 제1 및 제3스위치 회로가 인에이블되고, 상기 제2스위치회로가 디세이블되어, 상기 로직 입출력 인터페이스 회로와 상기 입출력 인터페이스 사이의 신호 전송이 이루어짐을 특징으로 하는 장치.
  9. 제8항에 있어서, 메모리테스트시, 상기 제2 및 제3스위치 회로가 인에이블되고, 상기 제1스위칭 회로 디세이블되어, 상기 메모리 입출력 인터페이스 회로와 상기 입출력 인터페이스 회로 사잉의 신호 전송이 이루어짐을 특징으로 하는 장치.
  10. 제9항에 있어서, 노멀 동작시, 상기 제1 및 제2 스위치 회로가 인에이블되고, 상기 제3스위치 회로가 디세이블 되어, 상기 로직 입출력 인터페이스 회로와 상기 메모리 인터페이스 사이의 신호 전송이 이루어짐을 특징으로 하는 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940022005A 1994-09-01 1994-09-01 반도체 집적장치 KR0130028B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019940022005A KR0130028B1 (ko) 1994-09-01 1994-09-01 반도체 집적장치
JP7223702A JP2837117B2 (ja) 1994-09-01 1995-08-31 半導体集積回路
US08/522,957 US5805605A (en) 1994-09-01 1995-09-01 Semiconductor integrated device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940022005A KR0130028B1 (ko) 1994-09-01 1994-09-01 반도체 집적장치

Publications (2)

Publication Number Publication Date
KR960012401A true KR960012401A (ko) 1996-04-20
KR0130028B1 KR0130028B1 (ko) 1998-04-06

Family

ID=19391842

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940022005A KR0130028B1 (ko) 1994-09-01 1994-09-01 반도체 집적장치

Country Status (3)

Country Link
US (1) US5805605A (ko)
JP (1) JP2837117B2 (ko)
KR (1) KR0130028B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100917620B1 (ko) * 2007-09-10 2009-09-17 주식회사 하이닉스반도체 반도체 메모리 장치

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000064679A (ko) * 1996-03-21 2000-11-06 가나이 쓰도무 Dram내장데이타처리장치
US6088823A (en) * 1998-06-12 2000-07-11 Synopsys, Inc. Circuit for efficiently testing memory and shadow logic of a semiconductor integrated circuit
KR100612576B1 (ko) * 1999-07-15 2006-08-11 엘지전자 주식회사 자기진단이 가능한 에이직
US7088860B2 (en) * 2001-03-28 2006-08-08 Canon Kabushiki Kaisha Dynamically reconfigurable signal processing circuit, pattern recognition apparatus, and image processing apparatus
JP4339534B2 (ja) * 2001-09-05 2009-10-07 富士通マイクロエレクトロニクス株式会社 メモリチップとロジックチップとを搭載し，メモリチップの試験を可能にした半導体装置
US7353156B2 (en) * 2002-02-01 2008-04-01 International Business Machines Corporation Method of switching external models in an automated system-on-chip integrated circuit design verification system
US7405586B2 (en) * 2006-03-20 2008-07-29 Intel Corporation Ultra low pin count interface for die testing
US8589750B2 (en) * 2010-07-14 2013-11-19 Qualcomm, Incorporated Methods and apparatus for providing a built-in self test
US9609796B2 (en) 2013-10-17 2017-04-04 Abi Attachments, Inc. Grading tools for work machines and operation thereof

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4044244A (en) * 1976-08-06 1977-08-23 International Business Machines Corporation Automatic tester for complex semiconductor components including combinations of logic, memory and analog devices and processes of testing thereof
JPH02128462A (ja) * 1988-11-08 1990-05-16 Matsushita Electron Corp 半導体集積回路装置
DE69016509T2 (de) * 1989-05-31 1995-06-01 Fujitsu Ltd Integrierte Halbleiterschaltungsanordnung mit Testschaltung.
US5161159A (en) * 1990-08-17 1992-11-03 Sgs-Thomson Microelectronics, Inc. Semiconductor memory with multiple clocking for test mode entry
US5400343A (en) * 1992-02-28 1995-03-21 Intel Corporation Apparatus and method for defective column detection for semiconductor memories
JP3180421B2 (ja) * 1992-03-30 2001-06-25 日本電気株式会社 テスト回路を内蔵したアナログ・ディジタル混在マスタ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100917620B1 (ko) * 2007-09-10 2009-09-17 주식회사 하이닉스반도체 반도체 메모리 장치
US7948807B2 (en) 2007-09-10 2011-05-24 Hynix Semiconductor Inc. Semiconductor memory device having a current consumption reduction in a data write path

Also Published As

Publication number Publication date
US5805605A (en) 1998-09-08
JPH0875827A (ja) 1996-03-22
KR0130028B1 (ko) 1998-04-06
JP2837117B2 (ja) 1998-12-14

Similar Documents

Publication Publication Date Title
US6026039A (en) Parallel test circuit for semiconductor memory
US6216240B1 (en) Merged memory and logic (MML) integrated circuits including memory test controlling circuits and methods
KR960024421A (ko) 반도체 메모리장치의 테스트 제어회로 및 방법
KR940002865A (ko) 반도체 메모리 장치의 번-인 인에이블 회로 및 번-인 테스트 방법
KR960012401A (ko) 반도체 집적장치
TW374929B (en) Integrated circuit having a function of testing memory using stress voltage and method of testing memory of the same
JPS61258399A (ja) 半導体集積回路装置
TW523597B (en) Integrated circuit with test-operation-mode and method to test a plurality of such circuits
KR0170272B1 (ko) Dq 채널 수를 감소시킬 수 있는 반도체 메모리장치
KR970017690A (ko) 과전류를 방지하기 위한 번-인 단축회로를 내장한 반도체 메모리 장치
KR960032501A (ko) 반도체 집적 회로 장치에 사용하는 스캔 테스트 회로
KR910006241B1 (ko) 복수 테스트모드 선택회로
KR940006230A (ko) 반도체 집적회로장치 및 그 기능시험방법
KR970051415A (ko) 반도체 메모리 장치의 병합 데이타 출력 모드 선택 방법
KR950006872A (ko) 반도체 기억장치 및 그 시험방법
KR900013609A (ko) 집적 회로용 이벤트 제한 검사 구조물
US5341380A (en) Large-scale integrated circuit device
KR100728569B1 (ko) 반도체 메모리 장치의 데이터 출력 회로
KR910020722A (ko) 집적 반도체 메모리
KR100725092B1 (ko) 반도체 메모리 장치의 칩 내부 신호선 감지장치
KR100238866B1 (ko) 번인테스트 동작에서도 사용가능한 어레이 전원전압 발생기
KR100200361B1 (ko) 별도의 테스트용 핀 없이 성능을 테스트할 수 있는 집적회로
KR100206700B1 (ko) 반도체 메모리 장치의 패드 연결방법
KR100338825B1 (ko) 복합메모리소자의 테스트 장치
KR100213239B1 (ko) 패드 제어회로 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071101

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee