KR100725092B1 - 반도체 메모리 장치의 칩 내부 신호선 감지장치 - Google Patents

Abstract

본 발명은 반도체 메모리 장치의 칩 내부 신호선들을 감지하는 장치에 관한 것으로, 반도체 메모리 동작시 일정한 레벨을 유지하여야 하는 내부 신호선들의 상태를 외부 핀과 연결된 내부 패드를 통해 확인할 수 있는 반도체 메모리 장치의 칩 내부 신호선 감지장치에 관한 것이다. 이를 해결하기 위하여 본 발명은 칩 외부 핀에 연결되는 패드와, 상기 패드를 통해 인가되는 신호를 버퍼링 하는 버퍼와, 상기 전류원을 공급하는 소오스를 구비하는 반도체 메모리 장치에서 상기 칩 외부 핀을 통해 칩 내부 신호선의 상태를 감지할 수 있는 칩 내부 신호선 감지장치에 있어서, 모드 설정 레지스터 신호와 측정하고자 하는 임의의 칩 내부 신호선에 연결되는 입력단과, 상기 입력단을 통해 입력되는 모드 설정 레지스터 신호와 칩 내부 신호선의 상태에 따라 상기 패드와 상기 소오스 사이의 전류 경로가 형성되도록 스위칭 하는 감지부를 적어도 구비함을 특징으로 한다.

반도체, 메모리, 칩, 신호선, 감지, 패드, 핀

Description

반도체 메모리 장치의 칩 내부 신호선 감지장치{APPARATUS FOR SENSING SIGNAL LINES IN CHIP OF SEMICONDUCTOR MEMORY DEVICE}

도 1은 본 발명에 따른 반도체 메모리 장치의 칩 내부 신호선들을 감지하는 장치의 블록구성도

도 2는 본 발명의 제1실시예에 따른 NMOS 트랜지스터를 이용하여 반도체 메모리 장치의 칩 내부 신호선들을 감지하는 장치를 구현한 회로 구성도

도 3은 본 발명의 제2실시예에 따른 NMOS 트랜지스터와 NAND 게이트를 이용하여 반도체 메모리 장치의 칩 내부 신호선들을 감지하는 장치를 구현한 회로 구성도

도 4는 본 발명의 제3실시예에 따른 PMOS 트랜지스터와 NOR 게이트를 이용하여 반도체 메모리 장치의 칩 내부 신호선들을 감지하는 장치를 구현한 회로 구성도

* 도면의 주요 부분에 대한 부호의 설명 *

10: 패드 20: 소오스

30: 감지부 40: 버퍼

본 발명은 반도체 메모리 장치의 칩 내부 신호선들을 감지하는 장치에 관한 것으로, 반도체 메모리 동작시 일정한 레벨을 유지하여야 하는 내부 신호선들의 상태를 외부 핀과 연결된 내부 패드를 통해 확인할 수 있는 반도체 메모리 장치의 칩 내부 신호선 감지장치에 관한 것이다.

반도체 메모리 장치를 보면, 메모리 내부에는 수많은 신호선들의 버스들이 존재한다. 메모리 내부에 존재하는 이러한 신호선들은 그 기능상 두 가지로 구분할 수가 있는데, 메모리가 동작하면 그 레벨이 변화하는 신호선들과 항상 일정한 레벨을 유지하고 있는 신호선들이 그것이다. 이와 같은 내부 신호선들 중 항상 일정한 레벨을 유지해야만 하는 신호선들은 메모리 장치의 특정 동작들을 내부에 옵션으로 포함하고 있는 경우가 많은데, 그 중 필요에 따라 해당하는 특정 동작들을 온/오프 시키는 스위치 역할을 옵션을 포함하는 신호선들이 있다. 이러한 스위치 역할을 하는 신호선들의 레벨은 그 특정 동작의 수행여부에 따라 항상 일정한 레벨을 유지하고 있어야만 한다. 따라서, 메모리 패키지 상태에서 상기 메모리가 어떤 특정 동작을 하고 있는가를 인식할 필요가 있고, 특정 동작을 수행하기 위해 내부 신호선들이 적합한 레벨을 유지하고 있는가를 외부에서 사용자가 확인할 필요가 요구되었다.

따라서, 본 발명의 목적은 반도체 메모리 장치에서 칩 내부 신호선들의 동작을 외부에서 확인할 수 있는 반도체 메모리 장치의 칩 내부 신호선 감지장치를 제공함에 있다.

본 발명의 다른 목적은 반도체 메모리 장치의 패키지 상태에서 메모리가 어떤 특정 동작을 하고 있는가 및 특정 동작을 수행하기 위해 내부 신호선들이 적합한 레벨을 유지하고 있는가를 확인할 수 있는 반도체 메모리 장치의 칩 내부 신호선 감지장치를 제공함에 있다.

상기의 목적을 해결하기 위하여 본 발명은 칩 외부 핀에 연결되는 패드와, 상기 패드를 통해 인가되는 신호를 버퍼링 하는 버퍼와, 전류를 공급하는 소오스를 구비하는 반도체 메모리 장치에서 상기 칩 외부 핀을 통해 칩 내부 신호선의 상태를 감지할 수 있는 칩 내부 신호선 감지장치에 있어서, 모드 설정 레지스터 신호와 측정하고자 하는 임의의 칩 내부 신호선에 연결되는 입력단과, 상기 입력단을 통해 입력되는 모드 설정 레지스터 신호와 칩 내부 신호선의 상태에 따라 상기 패드와 상기 소오스 사이의 전류 경로가 형성되도록 스위칭 하는 감지부를 적어도 구비함을 특징으로 한다.

이하 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 우선 각 도면의 구성 요소들에 참조부호를 부가함에 있어서, 동일한 구성 요소 들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 그리고 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.

이하에 후술하는 도 1은 본 발명에 구성되는 구성부를 나타내고, 도 2 내지 도 4는 반도체 메모리 장치의 칩 내부 신호선 감지장치들의 실시예들을 나타낸다. 먼저, 도 1에서 본 발명에 따른 반도체 메모리 장치의 칩 내부 신호선 감지장치는 크게 패드(10), 소오스(20), 감지부(30) 및 버퍼(40)를 구비한다.
상기 패드(10)는 칩 외부 핀과 연결되며, 상기 소오스(20)는 전류원(current source)으로 사용되는데, 소오스를 구성함에 있어서 칩 외부로부터 전류원을 공급할 수 있도록 다른 임의의 칩 내부 패드를 사용할 수도 있고, 칩 내부에서 전류원을 공급할 수 있도록 칩 내부의 파워 라인 또는 그라운드 라인에 연결되어 사용할 수도 있다.
상기 버퍼(40)는 상기 패드(10)로부터 인가되는 신호를 버퍼링하는 TTL_BUFFER 회로이다. 그리고, 상기 감지부(30)는 감지하고자 하는 칩 내부 신호선(LINE)과 모드 설정 레지스터 신호(MRS)가 연결되어 신호선의 동작 상태를 감지한다. 상기 모드 설정 레지스터 신호(MRS)는 감지하고자 하는 칩 내부 신호선(LINE)에 설정되며, 내부 신호선을 감지하고자 할 때 상기 모드 설정 레지스터 신호가 상기 감지부(30)에 인가되어 상기 감지부(30)를 스위칭 해 준다. 이와 동시에 상기 모드 설정 레지스터 신호는 상기 버퍼(40)에도 인가되어 상기 버퍼(40)를 디스에이블 시켜 버퍼 출력 방향으로의 경로(Path)를 차단시킨다. 이때 만약 상기 칩 내부 신호선(LINE)이 사용중이면 상기 감지부(30)를 통해 상기 패드(10)와 상기 소오스(20)가 서로 연결된다. 그리고, 상기 패드와 외부로 연결된 핀에 소정 레벨의 신호를 연결하면 상기 패드(10)와 소오스(20)간에 전류 경로(Current path)가 형성되어 이 전류 경로를 통해 흐르는 전류를 확인함으로써 상기 칩 내부 신호선(line)이 사용중임을 감지할 수 있게 된다. 만약 칩 내부 신호선이 사용중이 아니라면 상기 감지부(30)가 차단된 상태를 유지하여 상기 패드(10)와 상기 소오스(20)를 통한 전류 경로가 형성되지 않게 된다. 따라서, 상기 패드(10)에 연결된 칩 외부 핀을 통해 전류가 흐르지 않게 된다. 상술한 방법으로 메모리 패키지 상태에서도 간단한 모드 설정 레지스터의 프로그래밍으로 확인하고자 하는 내부 신호선의 상태를 감지할 수 있게 된다.

본 발명에 따른 감지부(30)의 구체적 설명 및 여러 실시예들을 도 2 내지 도 4에 도시된 도면을 통해 설명한다.

도 2는 본 발명의 제1실시예에 따른 NMOS 트랜지스터를 이용하여 반도체 메모리 장치의 칩 내부 신호선들을 감지하는 장치를 구현한 회로 구성도로서, 두 개의 N 타입 트랜지스터 NMOS1, NMOS2를 사용하여 감지회로를 구성한 것이다. 상기 NMOS 트랜지스터 NMOS1의 게이트에는 모드 설정 레지스터 신호선(MRS)을 연결하고, 다른 하나의 NMOS 트랜지스터 NMOS2에는 칩 내부 신호선(LINE)을 연결한다. 그래서, 상기 모드 설정 레지스터 신호(MRS)를 인에이블 시키면 상기 NMOS1이 턴-온되고, 동시에 상기 모드 설정 레지스터 신호는 상기 버퍼(40)를 차단시킨다. 이때, 상기 칩 내부 신호선이 사용중인 '하이'이면 연결되어 있는 NMOS2가 턴-온 되어 있으므로 상기 패드(10)와 소오스(20)를 통해 전류 경로가 형성된다. 그러면 상기 패드(10)에 연결된 외부 핀에 소정 레벨의 신호를 연결하면 상기 외부 핀을 통해 전 류를 감지할 수 있어 상기 칩 내부 신호선이 인에이블 되어 있음을 확인할 수 있다.

다음으로, 도 3은 본 발명의 제2실시예에 따른 NMOS 트랜지스터와 NAND 게이트를 이용하여 반도체 메모리 장치의 칩 내부 신호선들을 감지하는 장치를 구현한 회로 구성도로서, 상기 NAND 게이트의 입력단에 모드 설정 레지스터 신호(MRS)와 칩 내부 신호선(LINE)이 연결된다. 상기 NAND 게이트의 특성이 입력 모두 'High'일 경우 출력이 'Low'가 된다. 따라서, 상기 칩 내부 신호선이 사용중인 'High'일 때, 상기 모드 설정 레지스터 신호가 인에이블되면 상기 NAND 게이트의 출력이 'Low'가 되고, 인버터 INV1을 거쳐 NMOS 트랜지스터 NMOS3이 턴-온 됨으로써 상기 패드(10)와 상기 소오스(20) 사이에 전류 경로가 형성된다. 동일한 방법으로 상기 패드(10)에 연결된 외부 핀에 소정 레벨의 신호를 연결하면 상기 외부 핀을 통해 전류를 확인할 수 있어 상기 칩 내부 신호선이 사용중임을 확인할 수 있게 된다.

다음으로, 도 4는 본 발명의 제3실시예에 따른 PMOS 트랜지스터와 NOR 게이트를 이용하여 반도체 메모리 장치의 칩 내부 신호선들을 감지하는 장치를 구현한 회로 구성도로서, PMOS 트랜지스터 PMOS1과 인버터 INV2와 NOR 게이트로 형성된 감지부(30)를 구성한 것이다. 상기 NOR 게이트 입력단에 측정하고자 하는 칩 내부 신호선의 반전신호(/LINE)와 모드 설정 레지스터의 반전신호(/MRS)를 연결한다. 상기NOR 게이트의 특성은 입력이 모두 'LOW'일 때 출력이 'HIGH' 레벨이므로, 측정하고자 하는 칩 내부 신호선이 사용중이면 반전된 칩 내부 신호선 /LINE는 'LOW' 레벨을 유지하고 있다. 만약, 상기 모드 설정 레지스터를 인에이블 시키면 반전된 모드 설정 레지스터 신호 /MRS도 'LOW'가 되어 상기 NOR 게이트의 출력은 'HIGH'가 된다. 그러면 상기 인버터 INV2를 거쳐 반전되어 상기 PMOS 트랜지스터 PMOS1을 턴-온 시키게 된다. 그러면 상기 PMOS1을 통해 상기 패드(10)와 소오스(20) 간에 전류 경로가 형성되어, 다른 실시예들과 동일한 방법으로 상기 패드(10)에 연결된 외부 핀에 소정 레벨의 신호를 연결하면 상기 외부 핀을 통해 전류를 확인할 수 있어 상기 칩 내부 신호선이 사용중임을 확인할 수 있게 된다.

한편, 본 발명의 상세한 설명에서는 구체적인 실시예를 들어 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

상술한 바와 같이 본 발명은 반도체 메모리 장치의 칩 내부 신호선 감지장치에 측정하고자 하는 칩 내부 신호선과 모드 설정 레지스터 신호를 이용하여 상기 칩 내부 신호선이 사용중일 경우 패드에 연결된 칩 외부 핀을 통해 전류를 확인할 수 있어 칩 내부 신호선이 사용중인가를 확인할 수 있는 이점이 있다. 따라서, 본 발명은 반도체 메모리 장치의 패키지 상태에서 메모리가 어떤 특정 동작을 하고 있는가 및 특정 동작을 수행하기 위해 내부 신호선들이 적합한 레벨을 유지하고 있는가를 확인할 수 있는 이점이 있다.

Claims (12)

1. 칩 외부 핀에 연결되는 패드와, 상기 패드를 통해 인가되는 신호를 버퍼링 하는 버퍼와, 전류를 공급하는 소오스를 구비하는 반도체 메모리 장치에서 상기 칩 외부 핀을 통해 칩 내부 신호선의 상태를 감지할 수 있는 칩 내부 신호선 감지장치에 있어서,

   모드 설정 레지스터 신호와 측정하고자 하는 임의의 칩 내부 신호선에 연결되는 입력단과,

   상기 입력단을 통해 입력되는 모드 설정 레지스터 신호와 칩 내부 신호선의 상태에 따라 상기 패드와 상기 소오스 사이의 전류 경로가 형성되도록 스위칭 하는 감지부를 적어도 구비함을 특징으로 하는 장치.
2. 제 1항에 있어서,

   상기 감지부는 상기 모드 설정 레지스터가 인에이블 되고, 측정하고자 하는 상기 칩 내부 신호선이 사용중일 경우에 상기 전류 경로가 형성되도록 스위칭됨을 특징으로 하는 반도체 메모리 장치의 칩 내부 신호선 감지장치.
3. 제 2항에 있어서,

   상기 소오스는 칩 외부에서 전류원을 공급할 수 있도록 다른 임의의 칩 내부 패드를 사용함을 특징으로 하는 반도체 메모리 장치의 칩 내부 신호선 감지장치.
4. 제 2항에 있어서,

   상기 소오스는 칩 내부에서 전류원을 공급할 수 있도록 칩 내부의 파워 라인에 연결되어 사용됨을 특징으로 하는 반도체 메모리 장치의 칩 내부 신호선 감지장치.
5. 제 2항에 있어서,

   상기 소오스는 칩 내부에서 전류원을 공급할 수 있도록 칩 내부의 그라운드 라인에 연결되어 사용됨을 특징으로 하는 반도체 메모리 장치의 칩 내부 신호선 감지장치.
6. 반도체 메모리 장치의 칩 내부 신호선 감지장치에 있어서,

   칩 외부 핀과 연결되며, 상기 칩 외부 핀을 통해 전류를 감지하여 칩 내부 신호선의 인에이블 상태를 확인하는 패드;

   전류원으로 사용되며, 상기 패드와의 전류 경로를 형성하는 소오스;

   상기 패드로부터 인가되는 신호를 버퍼링 하고, 모드 설정 레지스터 신호와 연결되어 상기 모드 설정 레지스터 신호가 인에이블 되면 차단되는 버퍼;

   상기 패드와 버퍼 사이 및 상기 소오스와 연결되며, 감지하고자 하는 칩 내부의 임의의 신호선과 상기 모드 설정 레지스터 신호를 입력으로 하여 상기 모드 설정 레지스터 신호의 상태 및 칩 내부의 신호선 사용상태에 따라 스위칭 동작을 수행하여 상기 패드와 상기 소오스 사이의 전류 경로를 형성시키는 감지부;를 구비함을 특징으로 하는 반도체 메모리 장치의 칩 내부 신호선 감지장치.
7. 제 6항에 있어서,

   상기 소오스는 칩 외부에서 전류원을 공급할 수 있도록 다른 임의의 칩 내부 패드를 사용함을 특징으로 하는 반도체 메모리 장치의 칩 내부 신호선 감지장치.
8. 제 6항에 있어서,

   상기 소오스는 칩 내부에서 전류원을 공급할 수 있도록 칩 내부의 파워 라인에 연결되어 사용됨을 특징으로 하는 반도체 메모리 장치의 칩 내부 신호선 감지장치.
9. 제 6항에 있어서,

   상기 소오스는 칩 내부에서 전류원을 공급할 수 있도록 칩 내부의 그라운드 라인에 연결되어 사용됨을 특징으로 하는 반도체 메모리 장치의 칩 내부 신호선 감지장치.
10. 제 7항 내지 제 9항의 어느 한 항에 있어서,

    상기 감지부는;

    게이트가 상기 모드 설정 레지스터 신호에 연결되는 제1엔모스 트랜지스터와,

    게이트가 상기 칩 내부 신호선에 연결되는 제2엔모스 트랜지스터로 구성되는 회로를 이루며,

    상기 칩 내부 신호선이 사용중임을 나타내는 '하이' 상태에서 상기 모드 설정 레지스터 신호의 인에이블에 의한 '하이'에 의해 상기 두 엔모스 트랜지스터가 턴-온 됨으로써 상기 패드와 상기 소오스 사이의 전류 경로를 형성시킴을 특징으로 하는 반도체 메모리 장치의 칩 내부 신호선 감지장치.
11. 제 7항 내지 제 9항의 어느 한 항에 있어서,

    상기 감지부는;

    입력단에 상기 모드 설정 레지스터 신호와 상기 칩 내부 신호선이 연결되며, 출력단이 인버터와 연결되는 낸드 게이트와,

    상기 낸드 게이트로부터의 신호를 반전시켜 출력하는 인버터와,

    상기 인버터의 출력이 게이트에 연결되며, 상기 패드와 상시 소오스 사이에 연결되는 엔모스 트랜지스터로 구성되는 회로를 이루며,

    상기 칩 내부 신호선이 사용중임을 나타내는 '하이' 상태이고, 상기 모드 설정 레지스터 신호가 인에이블에 의한 '하이'인 것에 의해 상기 엔모스 트랜지스터가 턴-온 됨으로써 상기 패드와 상기 소오스 사이의 전류 경로를 형성시킴을 특징으로 하는 반도체 메모리 장치의 칩 내부 신호선 감지장치.
12. 제 7항 내지 제 9항의 어느 한 항에 있어서,

    상기 감지부는;

    입력단이 상기 모드 설정 레지스터의 반전신호와 상기 칩 내부 신호선의 반전신호와 연결되는 노어 게이트,

    입력이 상기 노어 게이트의 출력에 연결되고, 반전된 신호를 출력하는 인버터와,

    상기 인버터의 출력이 게이트와 연결되며, 상기 패드와 상기 소오스 사이에 연결되는 피모스 트랜지스터를 구성하는 회로를 이루며,

    상기 칩 내부 신호선이 사용중임을 나타내는 칩 내부 신호선의 반전신호 '로 우' 상태에서 상기 모드 설정 레지스터의 인에이블에 의한 반전 신호 '로우'에 의해 상기 피모스 트랜지스터가 턴-온 됨으로써 상기 패드와 상기 소오스 사이의 전류 경로를 형성시킴을 특징으로 하는 반도체 메모리 장치의 칩 내부 신호선 감지장치.

Images