KR100280486B1

KR100280486B1 - 반도체의 패드기능 변경 회로

Info

Publication number: KR100280486B1
Application number: KR1019980020620A
Authority: KR
Inventors: 김효동
Original assignee: 김영환; 현대반도체주식회사
Priority date: 1998-06-03
Filing date: 1998-06-03
Publication date: 2001-03-02
Also published as: KR20000000776A

Abstract

본 발명은 반도체 메모리의 프로브 테스트시 사용하지 않는 프로빙 패드를 다른 용도의 패드로 사용할 수 있도록하는 기술에 관한 것으로, 이를 위해, 어드레스인에이블신호(ADDEN)의 제어를 받아 어드레스패드(1)의 출력 어드레스신호를 버퍼링하여 출력하는 프로브 테스트 회로에 있어서, 라이트인에이블신호(WCBR) 및 테스트모드검출신호(TMOP)를 근거로 하여, 특정 어드레스신호(ADD12)를 공급하는 어드레스 패드(1)의 출력단자를 스위칭하기 위한 스위칭제어신호를 래치하는 래치(2)와; 상기 스위칭제어신호에 의해 상기 어드레스 패드(1)의 출력단자를 프로브 테스트회로의 입력버퍼의 입력단자에 연결하거나 내부파워패드(3)에 연결하는 전송게이트(TM1),(TM2)를 포함시켜 구성한 것이다.

Description

반도체의 패드기능 변경 회로

본 발명은 반도체 메모리의 프로브(probe) 테스트시 사용하지 않는 프로빙 패드(probing pad)를 다른 용도의 패드로 사용할 수 있도록하는 기술에 관한 것으로, 특히 특정 어드레스 패드를 내부 파워 패드로 사용할 수 있도록 한 반도체의 패드기능 변경 회로에 관한 것이다.

도 1은 종래기술에 의한 반도체의 프로브 테스트 회로도로서 이에 도시한 바와 같이, 특정 어드레스신호(ADD12)를 공급하는 어드레스 패드(1)가 3상태반전버퍼(BUF1)를 통해 낸드게이트(ND1)의 타측 입력단자에 접속되고, 어드레스인에이블단자(ADDEN)가 상기 3상태반전버퍼(BUF1)의 제어단자 및 낸드게이트(ND1)의 일측 입력단자에 공통접속되며, 상기 낸드게이트(ND1)의 출력단자가 인버터(I1)를 통해 어드레스버퍼 출력단자(ADB12)에 접속되어 구성된 것으로, 이의 작용을 도 2를 참조하여 설명하면 다음과 같다.

어드레스패드(1)를 통해 특정 어드레스신호(ADD12)가 도 2의 (b)와 같은 형태로 공급되고, 이때, 어드레스인에이블신호(ADDEN)가 도 2의 (a)와 같이 인에이블되면, 그 어드레스신호(ADD12)가 3상태반전버퍼(BUF1)를 통해 반전처리된 후 낸드게이트(ND1)의 타측입력단자에 공급되어 상기 어드레스인에이블신호(ADDEN)와 낸드조합된다.

따라서, 상기 낸드게이트(ND1)의 출력단자 즉, 노드1(NODE1)에 도 2의 (c)와 같은 신호가 출력되고, 이는 다시 인버터(I1)를 통해 반전처리되어 어드레스버퍼 출력단자(ADB12)에 도 2의 (d)와 같은 신호가 출력된다.

그러나, 이와 같은 종래의 프로브 테스트 회로에 있어서는 특정 어드레스패드가 원래의 용도로만 사용하게 되어 있을 뿐 프로브 테스트시 테스트모드에서 사용되지 않고 더욱이 4K 리플레쉬 모드에서는 전혀 사용되지 않아 프로브 테스트의 작업효율을 향상시키는데 어려움이 있고, 효율적인 레이아웃 설계에 어려움이 있었다.

따라서, 본 발명이 이루고자 하는 기술적 과제는 필요에 따라 특정 어드레스패드를 내부 파워포트로 사용할 수 있도록 스위칭해주는 반도체의 패드기능 변경 회로를 제공함에 있다.

도 1은 종래기술에 의한 반도체의 프로브 테스트 회로도.

도 2의 (a)-(d)는 도 1 각부의 파형도.

도 3은 본 발명에 의한 반도체의 패드기능 변경 회로의 일실시 예시도.

도 4의 (a)-(c)는 도 3 각부의 파형도.

도 5a는 도 3의 래치를 구성하는 래치제어부의 상세 회로도.

도 5b는 도 3의 래치를 구성하는 래치부의 상세 회로도.

***도면의 주요 부분에 대한 부호의 설명***

1 : 어드레스 패드 2 : 래치

3 : 내부파워 패드 TM1,TM2 : 전송게이트

I1-I11 : 인버터 BUF1 : 3상태반전버퍼

ND1-ND3 : 낸드게이트 PM1-PM4 : 피모스트랜지스터

NM1-NM4 : 엔모스트랜지스터

도 3은 본 발명의 목적을 달성하기 위한 반도체의 패드기능 변경 회로의 일실시 예시도로서 이에 도시한 바와 같이, 어드레스인에이블신호(ADDEN)의 제어를 받아 어드레스패드(1)의 출력 어드레스신호를 버퍼링하여 출력하는 프로브 테스트 회로에 있어서, 라이트인에이블신호(WCBR) 및 테스트모드검출신호(TMOP)를 근거로 하여, 특정 어드레스신호(ADD12)를 공급하는 어드레스 패드(1)의 출력단자를 스위칭하기 위한 스위칭제어신호를 래치하는 래치(2)와; 상기 스위칭제어신호에 의해 상기 어드레스 패드(1)의 출력단자를 프로브 테스트회로의 입력버퍼의 입력단자에 연결하거나 내부파워패드(3)에 연결하는 전송게이트(TM1),(TM2)를 포함시켜 구성한 것으로, 이와 같이 구성한 본 발명의 작용을 첨부한 도 4 및 도 5를 참조하여 상세히 설명하면 다음과 같다.

라이트인에이블신호(WCBR)가 도 4의 (a)에서와 같이 "하이"로 프리차지되기 전까지는 래치(2)의 출력단자 즉, 노드2(NODE2)에 "로우" 신호가 출력되는데, 그 "로우" 신호가 직접 전송게이트(TM1)의 정극성제어단자 및 전송게이트(TM2)의 부극성제어단자에 공급되고, 인버터(I2)를 통해 "하이"로 반전되어서는 그 전송게이트(TM1)의 부극성제어단자 및 전송게이트(TM2)의 정극성제어단자에 공급된다.

따라서, 이때, 상기 전송게이트(TM1)가 오프되는 반면 전송게이트(TM2)가 온된다. 이에 따라 특정 어드레스신호(ADD12)를 공급하기 위해 마련된 어드레스 패드(1)가 상기 전송게이트(TM2)를 통해 내부파워패드(3)와 전기적으로 접속되므로 그 어드레스 패드(1)를 내부 파워패드로 사용할 수 있게 된다.

그러나, 상기 라이트인에이블신호(WCBR)가 "하이"로 프리차지되면, 그 "하이" 신호가 상기 전송게이트(TM1)의 정극성제어단자 및 전송게이트(TM2)의 부극성제어단자에 공급되고, 인버터(I2)를 통해 "로우"로 반전되어서는 그 전송게이트(TM1)의 부극성제어단자 및 전송게이트(TM2)의 정극성제어단자에 공급된다.

따라서, 상기 전송게이트(TM1)가 온되는 반면 전송게이트(TM2)가 오프되고, 이때, 어드레스인에이블신호(ADDEN)는 "하이"로 인에이블된다.

이로 인하여 도 3의 회로는 도 1의 회로와 동일하게 작용한다.

즉, 어드레스패드(1)를 통해 특정 어드레스신호(ADD12)가 상기 전송게이트(TM1)를 통해 3상태반전버퍼(BUF1)에 공급되어 반전처리된 후 낸드게이트(ND1)의 타측입력단자에 공급되어 상기 어드레스인에이블신호(ADDEN)와 낸드조합되고, 이렇게 낸드조합된 신호가 다시 인버터(I1)를 통해 반전처리되어 어드레스버퍼 출력단자(ADB12)측으로 출력된다.

한편, 도 5a는 상기 래치(2)에서 래치 제어회로의 상세도이고, 도 5b는 그 래치(2)에서 래치부의 상세도로서 이들을 참조하여 래치(2)의 작용을 좀더 상세히 설명하면 다음과 같다.

먼저, 도 5a에서, 라이트인에이블신호(WCBR) 및 테스트모드검출신호(TMOP)가 낸드게이트(ND2)를 통해 낸드조합되어 출력되는데, 예로써, 도 4의 (a),(b)에서와 같이 모두 "로우"로 공급되면, 이에 의해 낸드게이트(ND2)에서 "하이" 신호가 출력된다.

상기 낸드게이트(ND2)에서 출력되는 "하이" 신호는 인버터(I3),(I4)를 통해 래치제어신호(TADD)로 출력되고, 인버터(I3),(I5),(I6)를 통해서는 래치제어신호(AMX)로 출력된다.

따라서, 이때, 상기 래치제어신호(TADD)는 "하이" 상태로 출력되는 반면, 래치제어신호(AMX)는 "로우" 상태로 출력된다.

한편, 도 5b에서, 상기 래치제어신호(TADD)가 인버터(I7)를 통해 "로우"로 반전되어 낸드게이트(ND3)의 일측 입력단자에 공급됨과 아울러, 피모스트랜지스터(PM2) 및 엔모스트랜지스터(NM3)의 게이트에 공급되고, 인버터(I9)를 통해 "하이"로 반전되어서는 엔모스트랜지스터(NM1) 및 피모스트랜지스터(PM4)의 게이트에 공급된다.

또한, 상기 "로우" 상태로 출력되는 래치제어신호(AMX)가 인버터(I8)를 통해 "하이" 상태로 반전된 후 피모스트랜지스터(PM1)의 게이트에 공급됨과 아울러 엔모스(NM2)의 게이트에 공급된다.

이에 따라 피모스트랜지스터(PM1,PM4)가 오프되는 반면 피모스트랜지스터(PM2)가 온되고, 엔모스트랜지스터(NM1,NM2)가 온되는 반면 엔모스트랜지스터(NM3)가 오프된다.

이로 인하여 인버터(I10)에서 "하이" 신호가 출력되고, 이는 상기 낸드게이트(ND3)의 타측 입력단자에 공급되므로 이로부터 "하이" 신호가 출력되고, 이는 다시 인버터(I11)를 통해 "로우" 로 반전되어 출력되므로 노드2(NODE2)에 "로우" 신호가 공급된다.

따라서, 이와 같은 경우 상기의 설명에서와 같이 전송게이트(TM1)가 오프되는 반면 전송게이트(TM2)가 온되므로 상기 어드레스 패드(1)를 내부 파워패드로 사용할 수 있게 된다.

이상에서 상세히 설명한 바와 같이, 본 발명은 래치와 스위칭 소자를 이용하여 어드레스패드를 입력버퍼측에 연결하거나 내부파워패드에 연결할 수 있도록 함으로써 프로브 테스트시 반도체 칩에 안정된 파워를 공급할 수 있는 효과가 있을뿐더러 내부파워패드 중 하나의 패드를 생략할 수 있게 되므로 효율적인 레이아웃 설계가 가능하고, 불량분석이 용이해지는 효과가 있다.

Claims

어드레스인에이블신호(ADDEN)의 제어를 받아 어드레스패드(1)의 출력 어드레스신호를 버퍼링하여 출력하는 프로브 테스트 회로에 있어서, 라이트인에이블신호(WCBR) 및 테스트모드검출신호(TMOP)를 근거로 하여, 특정 어드레스신호(ADD12)를 공급하는 어드레스 패드(1)의 출력단자를 스위칭하기 위한 스위칭제어신호를 래치하는 래치(2)와; 상기 스위칭제어신호에 의해 상기 어드레스 패드(1)의 출력단자를 프로브 테스트회로의 입력버퍼의 입력단자에 연결하거나 내부파워패드(3)에 연결하는 전송게이트(TM1),(TM2)를 포함시켜 구성한 것을 특징으로 하는 반도체의 패드기능 변경 회로.
제1항에 있어서, 래치(2)는 라이트인에이블신호(WCBR) 및 테스트모드검출신호(TMOP)를 근거로 래치제어신호(TADD),(AMX)를 출력하는 래치제어부와; 상기 래치제어신호(TADD),(AMX)에 따라 상기 스위칭제어신호를 래치하는 래치부로 구성한 것을 특징으로 하는 반도체의 패드기능 변경 회로.
제2항에 있어서, 래치제어부는 라이트인에이블신호(WCBR) 및 테스트모드검출신호(TMOP)의 단자를 낸드게이트(ND2)의 양측 입력단자에 접속하고, 이의 출력단자를 인버터(I3),(I4)를 연속적으로 통해 래치제어신호(TADD)의 단자에 접속하며, 인버터(I3),(I5),(I6)를 연속적으로 통해서는 래치제어신호(AMX) 단자에 접속하여 구성한 것을 특징으로 하는 반도체의 패드기능 변경 회로.
제2항에 있어서, 래치부는 전원단자(VCC)를 각기 직렬전속된 모스트랜지스터(PM1, PM2,NM1,NM2),(PM3,PM4,NM3,NM4)를 연속적으로 통해 접지단자에 접속한 후, 래치제어신호(TADD)의 단자를 인버터(I7)를 통해 낸드게이트(ND3)의 일측 입력단자에 접속함과 아울러 그 접속점을 직접 상기 피모스트랜지스터(PM2) 및 엔모스트랜지스터(NM3)의 게이트에 공통접속하고, 인버터(I9)를 통해서는 엔모스트랜지스터(NM1) 및 피모스트랜지스터(PM4)의 게이트에 공통 접속하고, 래치제어신호(AMX)의 단자를 인버터(I8)를 통해 상기 피모스트랜지스터(PM1) 및 엔모스트랜지스터(NM2)의 게이트에 공통 접속하며, 상기 피모스트랜지스터(PM2),(PM4)의 드레인 공통접속점을 인버터(I10)를 통해 피모스트랜지스터(PM3) 및 엔모스트랜지스터(NM4)의 게이트에 공통 접속함과 아울러 그 접속점을 상기 낸드게이트(ND3)의 타측입력단자에 접속하고, 이 낸드게이트(ND3)의 출력단자를 인버터(I11)를 통해 노드2(NODE2)에 접속하여 구성한 것을 특징으로 하는 반도체의 패드기능 변경 회로.