KR100520165B1 - 반도체 메모리 소자의 병렬 테스트 장치 - Google Patents

반도체 메모리 소자의 병렬 테스트 장치 Download PDF

Info

Publication number
KR100520165B1
KR100520165B1 KR10-2004-0000126A KR20040000126A KR100520165B1 KR 100520165 B1 KR100520165 B1 KR 100520165B1 KR 20040000126 A KR20040000126 A KR 20040000126A KR 100520165 B1 KR100520165 B1 KR 100520165B1
Authority
KR
South Korea
Prior art keywords
output
gio
normal mode
mode
parallel test
Prior art date
Application number
KR10-2004-0000126A
Other languages
English (en)
Other versions
KR20050071805A (ko
Inventor
김택승
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2004-0000126A priority Critical patent/KR100520165B1/ko
Publication of KR20050071805A publication Critical patent/KR20050071805A/ko
Application granted granted Critical
Publication of KR100520165B1 publication Critical patent/KR100520165B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers

Landscapes

  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 메모리 소자의 병렬 테스트 장치에 관한 것으로서, 보다 상세하게는 병렬 테스트 모드 동작 시에도 노멀 모드와 동일한 환경에서 테스트 하도록 하고, 토글링 테스트 모드신호를 이용하여 글로벌 입출력 라인의 데이터를 토글링 시킴으로써 불량요인을 유발하여 불량 검출 능력을 향상시킬 수 있는 기술이다. 이를 위한 본 발명은 노멀 모드와 병렬 테스트 모드시에 선택적으로 사용되는 노멀/테스트 겸용 GIO(grobal input output) 드라이버와, 상기 노멀 모드시에 상기 입출력 센스앰프로부터 출력된 데이터를 구동시키는 노멀 모드용 GIO 드라이버와, 상기 병렬 테스트 모드시에도 소정의 테스트 모드신호에 의해 구동되는 복수개의 토글링 노멀모드용 GIO 드라이버를 구비하여, 병렬 테스트 모드시에도 노멀모드와 같은 환경에서 테스트가 가능하도록 한다.

Description

반도체 메모리 소자의 병렬 테스트 장치{Parallel test device of semiconductor memory device}
본 발명은 반도체 메모리 소자의 병렬 테스트 장치에 관한 것으로서, 보다 상세하게는 병렬 테스트 모드 동작 시 노멀 모드와 동일한 환경에서 테스트가 가능하도록 하고, 토글링 테스트 모드신호를 이용하여 글로벌 입출력 라인의 데이터를 토글링시킴으로써 불량요인을 유발하여 불량 검출 능력을 향상시킬 수 있는 기술이다.
일반적으로, 공정 기술의 발달과 더불어 반도체 메모리 장치가 고집적화 되면서 칩의 신뢰성을 보증하기 위해서 제조 후 고가의 테스트 장비로 장시간에 걸쳐 테스트를 하게 된다.
특히, N개의 뱅크를 개별적으로 테스트하는 것에 반하여 병렬 테스트 장치는 N개의 뱅크를 동시에 테스트함으로써 소요되는 시간을 줄일 수 있다.
통상적으로, 종래의 병렬 테스트 장치는 복수개의 뱅크와 각 뱅크별로 데이터를 출력하기 위한 복수개의 글로벌 입출력 드라이버(Grobal Input Output Driver;이하, GIO 드라이버라 함)와 데이터를 비교 압축하기 위한 비교압축부를 구비한다. 여기서, 16개의 GIO 드라이버 중 적어도 하나 이상은 노멀/테스트모드 겸용 GIO 드라이버로서 비교압축부로부터 비교신호를 수신하고, 나머지 15개는 노멀모드용 GIO 드라이버이다.
이러한 종래의 병렬 테스트 장치는 N개의 뱅크를 동시에 테스트할 때, 각 뱅크의 데이터가 동시에 출력되도록 하되, N개의 뱅크를 각각 대표하는 N개의 출력핀만 구동한다.
예를 들어, 4개의 뱅크와 각 뱅크별로 16개씩 총 64개의 GIO 드라이버와 16개의 출력 드라이버로 구성된 병렬 테스트 장치인 경우, 4개의 뱅크별로 하나의 노멀/테스트 겸용 GIO 드라이버와 15개의 노멀모드용 GIO 드라이버를 구비한다.
이러한 4개의 뱅크를 동시에 테스트하기 위해 각 뱅크의 데이터를 동시에 출력할 때 각 뱅크의 4개의 노멀/테스트 겸용 GIO 드라이버를 구동하고 나머지 60개의 GIO 드라이버는 초기상태를 유지하게 된다.
도 1은 종래의 노멀 모드용 GIO 드라이버의 회로도이다.
종래의 노멀 모드용 글로벌 입출력 드라이버는 인버터 I1 내지 I4, 낸드게이트 NAND1, 전송게이트 TG1, TG2, 피모스 트랜지스터 PM1, PM2, 및 엔모스 트랜지스터 NM1, NM2로 구성된다.
낸드게이트 NAND1는 글로벌 입출력 인에이블신호 GIOEN와 인버터 I1를 통해 반전된 병렬 테스트 모드신호 TPA를 논리조합하여 출력한다. 낸드게이트 NAND1의 출력은 인버터 I2 및 I3를 거쳐 지연되어 전송게이트 TG1, TG2에 인가된다.
전송게이트 TG1, TG2은 인버터 I2, I3의 출력에 의해 제어되어, 뱅크로부터 출력된 데이터 IOAQ를 전달한다. 전송게이트 TG1로부터 전달된 데이터에 의해 피모스 트랜지스터 PM2가 제어되고, 전송게이트 TG2로부터 전달된 데이터에 의해 엔모스 트랜지스터 NM2가 제어된다.
이와같은 구조의 종래의 노멀모드용 GIO 드라이버는 병렬 테스트 모드신호 TPA가 인에이블되면 전송게이트 TG1, TG2가 오프되어 데이터 IOAQ가 전달되지 않는다. 즉, 테스트 모드에서는 노멀모드용 GIO 드라이버는 동작하지 않게 된다.
이와같이, 종래의 병렬 테스트 장치는 병렬 테스트 모드에서 뱅크별로 1개의 GIO 드라이버만을 구동하고 나머지 15개의 GIO 드라이버는 구동시키지 않음으로써, 뱅크별로 1개씩 총 4개의 GIO 신호선을 제외한 12개의 GIO 신호선 및 출력 드라이버로는 데이터가 출력되지 않는다. 따라서, GIO 드라이버 및 출력 드라이버가 모두 구동되는 노멀모드와 동일한 환경에서의 테스트가 불가능하여 불량 검출 능력이 떨어지는 문제점이 있다.
또한, 노멀 모드에서는 리드/라이트 동작에서 데이터의 레벨이 계속 토글링하나 테스트 모드에서는 비교압축부를 통한 비교 결과가 계속 패스(PASS)이면 4개의 출력드라이버를 통한 출력이 일정한 레벨을 유지하게 되어 토글링이 현저히 줄어들게 됨으로써 불량검출 능력이 떨어진다.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은, 반도체 메모리 소자의 병렬 테스트 모드시에 모든 GIO 드라이버를 구동시켜 노멀모드 동작과 유사한 환경에서 테스트를 함으로써 불량 검출 능력을 향상시키는데 있다.
또한, 본 발명의 다른 목적은 반도체 메모리 소자의 병렬 테스트 모드시에 글로벌 입출력 라인의 데이터를 토글링시켜서 노이즈 등의 불량발생요인을 강화시킴으로써 불량 검출 능력을 향상시키는데 있다.
상기 과제를 달성하기 위한 본 발명은 복수개의 입출력 센스앰프, 상기 입출력 센스앰프별로 구비되는 비교압축부, 및 데이터를 외부로 출력하는 복수개의 출력 구동부를 구비한 반도체 메모리 소자의 병렬 테스트 장치에 있어서,
노멀 모드와 병렬 테스트 모드시에 선택적으로 사용되는 노멀/테스트 겸용 GIO(grobal input output) 드라이버와, 상기 노멀 모드시에 상기 입출력 센스앰프로부터 출력된 데이터를 구동시키는 노멀모드용 GIO 드라이버와, 상기 노멀 모드시와 상기 병렬 테스트 모드시에도 소정의 테스트 모드신호에 의해 구동되는 복수개의 토글링 노멀모드용 GIO 드라이버를 구비하여 병렬 테스트 모드시에도 노멀모드와 같은 환경에서 테스트가 가능하도록 함을 특징으로 한다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해질 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
도 2는 본 발명의 실시예에 따른 반도체 메모리 소자의 병렬 테스트 장치의 블록도이다.
병렬 테스트 장치는 뱅크 데이터 구동부(1 내지 4), 및 출력 드라이버 회로(5)로 구성된다. 여기서, 도 2의 발명은 4개의 뱅크와 16개의 출력핀을 가지는 예를 들고 있으나, 본 발명에 따른 병렬 테스트 장치는 N개의 뱅크로 구현 가능하다.
뱅크 데이터 구동부(1)는 메모리 셀 어레이 블록에서 출력된 입출력 라인의 레벨 차이를 감지하여 증폭시키는 입출력 센스앰프(10), 입출력 센스앰프(10)의 출력을 비교하여 압축하는 비교압축부(11), 및 글로벌 입출력 드라이버(Grobal input out driver;이하, GIO 드라이버라 함; 100 내지 115)로 구성된다.
여기서, GIO 드라이버(100 내지 115)는 도 1의 노멀모드용 GIO 드라이버와 추후 설명할 도 4의 토글링 노멀모드용 GIO 드라이버로 구성된다. 토글링 노멀모드용 GIO 드라이버는 뱅크 데이터 구동부(1 내지 4) 중 어디에든지 적용 가능하나, 4개(또는 N개)의 뱅크 데이터 구동부(1 내지 4) 중 하나의 뱅크 구동부에만 적용한다.
본 발명에서는 뱅크 데이터 구동부(1)에 토글링 노멀모드용 GIO 드라이버(104 내지 115)를 사용하는 경우를 실시예로 하여 설명한다.
비교압축부(20)는 입출력 센스앰프(10)로부터 출력된 데이터 IOAQ를 비교한 후 압축하여 그 결과 IOCMP를 출력한다. 즉, 입력되는 16비트의 데이터 IOAQ가 모두 같으면 하이레벨의 비교신호 ICOMP를 출력하고, 16비트의 데이터 중 하나라도 다른 경우에는 로우레벨의 비교신호 ICOMP를 출력한다.
GIO 드라이버(100 내지 115)는 프리드라이버로서, 1 개의 노멀/테스트 겸용 GIO 드라이버(100)와 3개의 노멀모드용 GIO 드라이버(101 내지 103), 및 12개의 토글링 노멀모드용 GIO 드라이버(104 내지 115)로 구성된다..
노멀/테스트 겸용 GIO 드라이버(100)는 노멀모드에서는 입출력 센스앰프(10)로부터 데이터 IOAQ를 수신하고, 테스트 모드에서는 비교압축부(11)로부터 비교신호 IOCMP0를 수신하여 구동한다. 이러한 노멀/테스트 겸용 GIO 드라이버(100)는 뱅크마다 적어도 하나 이상씩 구비되며, 각 뱅크별로 GIO 드라이버(100, 201, 302, 403)가 노멀/테스트 겸용 드라이버로 사용된다. 이러한 노멀/테스트 겸용 GIO 드라이버의 세부 회로에 대해 추후 도 3을 참조하여 구체적으로 설명하기로 한다.
노멀모드용 GIO 드라이버(101 내지 103)는 종래의 도 1의 노멀모드용 GIO 드라이버의 세부회로와 동일하므로 구체적인 설명은 생략하기로 한다. 다만, 뱅크 데이터 구동부(2 내지 4)에서 각 뱅크 데이터 구동부별로 한 개씩 갖고 있는 노멀/테스트 겸용 GIO 드라이버(201,302,403)를 제외한 나머지 GIO 드라이버(200, 202 내지 215, 300, 301, 303 내지 315, 400 내지 402, 404 내지 415)도 도 1의 노멀모드용 GIO 드라이버로 구성한다
토글링 노멀모드용 GIO 드라이버(104 내지 115)는 테스트 모드신호 TPA와 토글링 테스트 모드신호 TOGL가 모두 하이레벨이면 입출력 센스앰프의 데이터가 노멀 모드시와 같이 구동되어 테스트 모드에서도 12비트의 데이터 IOAQ를 출력 드라이버(504 내지 515)로 출력한다. 이러한 토글링 노멀모드용 GIO 드라이버(104 내지 115)의 세부 회로에 대해 추후 도 4를 참조하여 더 구체적으로 설명하기로 한다.
뱅크 데이터 구동부(2, 3, 4)는 토글링 노멀모드용 GIO 드라이버(104 내지 115)를 제외한 나머지 부분은 뱅크 데이터 구동부(1)와 동일한 구성을 가지므로 자세한 설명은 생략하기로 한다.
본 발명에서는 뱅크 데이터 구동부(1)에 토글링 노멀모드용 GIO 드라이버(104 내지 115)를 사용하는 예를 들었으나, 예를 들어 뱅크 데이터 구동부(2)에 토글링 노멀모드용 GIO 드라이버를 사용하는 경우에는 GIO 드라이버(204 내지 215)가 도 4의 토글링 GIO 드라이버로 구성되고, 나머지 GIO 드라이버(101 내지 115, 200, 202 내지 203, 300 내지 302, 304 내지 315, 400 내지 402, 404 내지 415)는 도 1의 노멀모드용 GIO 드라이버로 구성된다.
도 3은 도 2의 노멀/테스트 모드 겸용 글로벌 입출력 드라이버의 회로도이다.
노멀/테스트 모드 겸용 글로벌 입출력 드라이버는 인버터 I5 내지 I13, 딜레이(Delay), 낸드게이트 NAND2 내지 NAND4, 전송게이트 TG3 내지 TG6, 피모스 트랜지스터 PM3, PM4, 및 엔모스 트랜지스터 NM3, NM4로 구성된다.
낸드게이트 NAND2는 글로벌 입출력 인에이블신호 GIOEN와 병렬 테스트 모드 신호 TPA를 논리조합하여 출력하고, 낸드게이트 NAND3는 딜레이된 글로벌 입출력 인에이블신호 GIOEN와 병렬 테스트 모드 신호 TPA를 논리조합하여 출력하며, 낸드게이트 NAND4는 낸드게이트 NAND2, NAND3의 출력을 논리조합하여 출력한다.
전송게이트 TG3, TG5는 인버터 I6, I7을 통해 반전 또는 지연된 낸드게이트 NAND2의 출력에 의해 제어되어, 데이터 IOAQ를 출력단으로 전달하고, 전송게이트 TG4, TG6는 인버터 I8, I9를 통해 반전 또는 지연된 낸드게이트 NAND3의 출력에 의해 제어되어, 비교압축부(11, 21, 31, 41)의 출력인 비교신호 IOCMP를 출력단으로 전달한다.
피모스 트랜지스터 PM3는 낸드게이트 NAND4의 출력에 의해 제어되고 소스에 전원전압이 인가되며 드레인은 전송게이트 TG3, TG4의 출력이 인가된다. 엔모스 트랜지스터 NM3의 게이트에는 인버터 I13를 통해 반전된 낸드게이트 NAND4의 출력이 인가되고 소스는 접지전압이 인가되며 드레인은 전송게이트 TG5, TG6의 출력이 인가된다.
전송게이트 TG3, TG4의 출력에 의해 제어되는 피모스 트랜지스터 PM4와 전송게이트 TG5, TG6의 출력에 의해 제어되는 엔모스 트랜지스터 NM4는 전원전압과 접지전압 사이에 CMOS 구조를 이루어 공통노드를 통해 출력신호를 출력한다.
이와같은 구조의 노멀/테스트 겸용 GIO 드라이버는 병렬 테스트 모드신호 TPA가 로우레벨이면 전송게이트 TG3, TG5가 구동되어 데이터 IOAQ를 전달하고, 병렬 테스트 모드신호 TPA가 하이레벨이면 전송게이트 TG4, TG6가 구동되어 인버터 I11, I12에 의해 각각 반전된 비교신호 IOCMP를 전달한다. 즉, 노멀/테스트 겸용 GIO 드라이버는 노멀 모드에서는 입출력 센스앰프의 데이터를 출력하고, 테스트 모드에서는 비교압축부(11, 21, 31, 41)로부터 출력된 비교신호 ICOMP를 출력한다.
도 4는 본 발명의 실시예에 따른 토글링 노멀모드용 GIO 드라이버의 회로도이다.
토글링 노멀모드용 GIO 드라이버는 인버터 I14 내지 I18, 낸드게이트 NAND5, 노아게이트 NOR, 전송게이트 TG7, TG8, 피모스 트랜지스터 PM5, PM6, 및 엔모스 트랜지스터 NM5, NM6로 구성된다.
노아게이트 NOR는 토글링 테스트 모드신호 TOGL와 인버터 I17를 통해 반전된 병렬 테스트 모드신호 TPA를 노아연산하여 그 결과를 출력한다.
낸드게이트 NAND5는 글로벌 입출력 인에이블신호 GIOEN와 인버터 I18을 통해 반전된 노아게이트 NOR의 출력을 낸드연산하여 그 결과를 출력한다.
전송게이트 TG7, TG8은 인버터 I14, I15를 통해 반전 또는 지연된 낸드게이트 NAND5의 출력에 의해 제어되어, 인버터 I16을 통해 반전시킨 데이터 IOAQ를 출력단으로 전달한다.
피모스 트랜지스터 PM5의 게이트에는 인버터 I14의 출력이 인가되고 소스에는 전원전압이 인가되며 드레인에는 전송게이트 TG7의 출력이 인가된다. 엔모스 트랜지스터 NM5의 게이트에는 인버터 I15의 출력이 인가되고 소스에는 접지전압이 인가되며 드레인에는 전송게이트 TG8의 출력이 인가된다.
전송게이트 TG7의 출력에 의해 제어되는 피모스 트랜지스터 PM6와 전송게이트 TG8의 출력에 의해 제어되는 엔모스 트랜지스터 NM6는 전원전압 VDD과 접지전압 VSS 사이에 CMOS 구조를 이루고 그 공통노드를 통해 출력신호를 출력한다.
이러한 토글링 노멀모드용 GIO 드라이버의 동작을 설명하기로 한다.
노멀 모드시에는 병렬 테스트 모드신호 TPA와 토글링 테스트 모드신호 TOGL가 모두 로우레벨이 되어, 전송게이트 TG7, TG8이 구동되어 데이터 IOAQ를 글로벌 입출력 라인 GIO으로 전달한다.
병렬 테스트 모드에서 테스트 모드신호 TPA와 토글링 테스트 모드신호 TOGL가 모두 하이레벨이면 전송게이트 TG7, TG8이 구동되어 입출력 센스앰프 데이터 IOAQ가 출력되며, 테스트 모드신호 TPA가 하이레벨이고, 토글링 테스트 모드신호 TOGL가 로우레벨이면 전송게이트 TG7, TG8가 오프된다.
이처럼 병렬 테스트 모드에서 테스트 모드신호 TPA와 토글링 테스트 모드신호 TOGL가 모두 하이레벨이면 입출력 센스앰프 데이터 IOAQ가 출력되므로 IOAQ 레벨에 따라서 글로벌 입출력 라인 GIO에 전달되는 데이터가 토글링되어 GIO간의 간섭 등 노이즈 요인 발생을 유도하여 불량 검출 능력을 향상시킬 수 있다.
이하, 본 발명의 실시예에 따른 반도체 메모리 장치의 동작 및 작용을 설명하기로 한다.
노멀 모드시에 입출력 센스앰프(10)가 구동되면 입출력 센스앰프(10)로부터 16비트의 데이터를 불러와 16개의 GIO 드라이버(100 내지 115)로 출력한다. 16개의 GIO 드라이버(100 내지 115)는 모두 구동되어 16비트의 데이터를 구동시켜 각 출력드라이버(500 내지 515)로 각각 출력함으로써 외부로 출력한다. 이러한 동작은 입출력 센스앰프(10, 20, 30, 40)별로 진행된다.
병렬 테스트 모드 시에 입출력 센스앰프(10)가 구동되면, 노멀/테스트 겸용 GIO 드라이버(100,201,303,404)는 병렬 테스트 모드신호 TPA에 의해 테스트 모드로 구동되어 병렬 테스트 모드의 출력(IOCMP0,1,2,3)을 출력하고, 노멀모드용 GIO 드라이버(101 내지 103)는 병렬 테스트 모드신호 TPA에 의해 오프되며, 나머지 토글링 노멀모드용 GIO 드라이버(104 내지 115)는 입출력 센스앰프의 데이터 IOAQ를 출력함으로써, 결국 뱅크 데이터 구동부(1 내지 4) 전체적으로 16개의 GIO 드라이버가 모두 동작하게 되어 16개의 GIO 선으로 데이터를 출력하게 된다.
따라서, 테스트 모드 시에도 노멀모드와 같이 16개의 GIO 드라이버를 구동시켜 모든 16개의 GIO로 데이터를 출력하며, 모든 출력드라이버(500 내지 515)를 구동시켜 테스트를 함으로써 노멀 모드에서 발생할 수 있는 불량을 테스트할 수 있어 더욱 정확한 테스트가 가능하다.
이상에서 살펴본 바와 같이, 본 발명은 반도체 메모리 소자의 병렬 테스트 모드 시에 노멀 모드와 같이 모든 GIO 선으로 데이터를 출력시켜 노멀 모드와 동일한 환경에서 테스트를 함으로써 불량 검출 능력을 향상시키는 효과가 있다.
또한, 글로벌 입출력 라인을 통해 출력되는 데이터를 토글시킴으로써 글로벌 입출력 라인 간의 간섭 등 노이즈 요인 발생을 유도하여 불량 검출 능력을 향상시키는 효과가 있다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허 청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허 청구범위에 속하는 것으로 보아야 할 것이다.
도 1은 종래의 노멀모드용 글로벌 입출력 드라이버의 회로도.
도 2는 본 발명의 실시예에 따른 반도체 메모리 소자의 병렬 테스트 장치의 블록도.
도 3은 본 발명의 실시예에 따른 노멀/테스트 모드 겸용 글로벌 입출력 드라이버의 회로도.
도 4는 본 발명의 실시예에 따른 토글링 노멀모드용 글로벌 입출력 드라이버의 회로도.

Claims (4)

  1. 복수개의 입출력 센스앰프, 상기 입출력 센스앰프별로 구비되는 비교압축부, 및 데이터를 외부로 출력하는 복수개의 출력 구동부를 구비한 반도체 메모리 소자의 병렬 테스트 장치에 있어서,
    노멀 모드와 병렬 테스트 모드시에 선택적으로 사용되는 노멀/테스트 겸용 GIO(grobal input output) 드라이버, 및
    상기 노멀 모드시에 상기 입출력 센스앰프로부터 출력된 데이터를 구동시키는 노멀모드용 GIO 드라이버, 및
    상기 노멀 모드시와 상기 병렬 테스트 모드시에도 소정의 테스트 모드신호에 의해 구동되는 복수개의 토글링 노멀모드용 GIO 드라이버를 구비하여
    병렬 테스트 모드시에도 노멀모드와 같은 환경에서 테스트가 가능하도록 함을 특징으로 하는 반도체 메모리 소자의 병렬 테스트 장치.
  2. 제 1항에 있어서, 상기 토글링 노멀모드용 GIO 드라이버는,
    병렬 테스트 모드신호와 토글링 테스트 모드신호를 수신하여 논리조합하는 테스트 모드신호 조합부;
    상기 테스트 모드신호 조합부의 출력에 의해 제어되어 상기 입출력 센스앰프의 출력을 출력단으로 전달하는 제 1 및 2 전달부; 및
    상기 제 1 및 2 전달부의 출력에 의해 제어되어 공통노드를 통해 출력신호를 출력하는 CMOS
    로 구성됨을 특징으로 하는 반도체 메모리 소자의 병렬 테스트 장치.
  3. 제 2항에 있어서, 상기 토글링 테스트 모드신호는 병렬 테스트 모드시에 상기 입출력 센스앰프의 출력 데이터를 상기 토글링 노멀모드용 GIO 드라이버로 출력시키는 것을 특징으로 하는 반도체 메모리 소자의 병렬 테스트 장치.
  4. 제 1항에 있어서, 상기 노멀/테스트 겸용 GIO 드라이버는,
    상기 노멀모드에서는 상기 뱅크로부터 데이터를 구동하고, 상기 병렬 테스트 모드에서는 상기 비교압축부로부터 비교결과를 구동하여 출력하는 것을 특징으로 하는 반도체 메모리 소자의 병렬 테스트 장치.
KR10-2004-0000126A 2004-01-02 2004-01-02 반도체 메모리 소자의 병렬 테스트 장치 KR100520165B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2004-0000126A KR100520165B1 (ko) 2004-01-02 2004-01-02 반도체 메모리 소자의 병렬 테스트 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2004-0000126A KR100520165B1 (ko) 2004-01-02 2004-01-02 반도체 메모리 소자의 병렬 테스트 장치

Publications (2)

Publication Number Publication Date
KR20050071805A KR20050071805A (ko) 2005-07-08
KR100520165B1 true KR100520165B1 (ko) 2005-10-10

Family

ID=37261449

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2004-0000126A KR100520165B1 (ko) 2004-01-02 2004-01-02 반도체 메모리 소자의 병렬 테스트 장치

Country Status (1)

Country Link
KR (1) KR100520165B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11114141B2 (en) 2019-05-31 2021-09-07 SK Hynix Inc. Clock generating circuit and memory device including the same
US11417409B2 (en) 2020-10-21 2022-08-16 SK Hynix Inc. Electronic devices including a test circuit and methods of operating the electronic devices

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4967532B2 (ja) * 2006-08-25 2012-07-04 富士通セミコンダクター株式会社 半導体集積回路および半導体集積回路のテスト方法
KR100884343B1 (ko) * 2007-08-23 2009-02-18 주식회사 하이닉스반도체 쓰기 구동 회로
KR101212854B1 (ko) 2010-12-03 2012-12-14 에스케이하이닉스 주식회사 멀티 칩 패키지 장치 및 그의 동작 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11114141B2 (en) 2019-05-31 2021-09-07 SK Hynix Inc. Clock generating circuit and memory device including the same
US11417409B2 (en) 2020-10-21 2022-08-16 SK Hynix Inc. Electronic devices including a test circuit and methods of operating the electronic devices

Also Published As

Publication number Publication date
KR20050071805A (ko) 2005-07-08

Similar Documents

Publication Publication Date Title
JP4345798B2 (ja) 積層型半導体装置及びそのテスト方法
US7136315B2 (en) Bank selectable parallel test circuit and parallel test method thereof
US6888366B2 (en) Apparatus and method for testing a plurality of semiconductor chips
JP2009093714A (ja) 半導体記憶装置
KR100442958B1 (ko) 반도체 메모리 장치의 컴프레스 입출력 회로
JP2008077816A (ja) 半導体メモリ装置の内部信号モニタ装置及びモニタ方法
US6980036B2 (en) Semiconductor device comprising frequency multiplier of external clock and output buffer of test data and semiconductor test method
KR100520165B1 (ko) 반도체 메모리 소자의 병렬 테스트 장치
KR20080019322A (ko) 온 다이 터미네이션 테스트에 적합한 반도체 메모리 장치,이를 구비한 메모리 테스트 시스템, 및 온 다이 터미네이션테스트 방법
JPH0963297A (ja) 半導体記憶装置
US6711077B2 (en) Wafer burn-in test and wafer test circuit
JP4819258B2 (ja) 半導体記憶装置
US7821852B2 (en) Write driving circuit
JPH06215599A (ja) 半導体記憶回路
US7577050B2 (en) Semiconductor memory device for measuring internal voltage
US7580300B2 (en) Data output circuit of semiconductor memory apparatus
US20120275246A1 (en) Multi-test apparatus and method for semiconductor chips
KR100546276B1 (ko) 반도체 메모리장치의 입력버퍼 및 입력버퍼 제어방법
KR100378684B1 (ko) 병렬 테스트 회로
KR100296124B1 (ko) 리페어 전 특성 테스트가 가능한 반도체 장치
US7012844B2 (en) Device information writing circuit
KR101201861B1 (ko) 반도체 메모리 장치의 데이터 마스크 동작 테스트 회로
KR100280486B1 (ko) 반도체의 패드기능 변경 회로
US20060221725A1 (en) Semiconductor integrated circuit device
KR20040006676A (ko) Ｄｑ 압축 회로를 포함하는 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee