KR20010048249A - 디폴트패드를 테스트패드와 공유하는 반도체 장치 - Google Patents

디폴트패드를 테스트패드와 공유하는 반도체 장치 Download PDF

Info

Publication number
KR20010048249A
KR20010048249A KR1019990052859A KR19990052859A KR20010048249A KR 20010048249 A KR20010048249 A KR 20010048249A KR 1019990052859 A KR1019990052859 A KR 1019990052859A KR 19990052859 A KR19990052859 A KR 19990052859A KR 20010048249 A KR20010048249 A KR 20010048249A
Authority
KR
South Korea
Prior art keywords
test
pad
mode
data
signal
Prior art date
Application number
KR1019990052859A
Other languages
English (en)
Inventor
이형동
윤석철
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990052859A priority Critical patent/KR20010048249A/ko
Publication of KR20010048249A publication Critical patent/KR20010048249A/ko

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36Data generation devices, e.g. data inverters
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2207/00Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10Aspects relating to interfaces of memory device to external buses
    • G11C2207/105Aspects related to pads, pins or terminals

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

파워패드를 제외한 모든 입출력패드를 테스트패드로 공유하는 반도체 장치에 관한 것으로, 이를 위한 본 발명은 디폴트패드와 테스트패드를 공유하는 반도체장치에 있어서, 패드, 테스트모드 및 노말모드의 정보를 갖는 명령어에 응답하여 다비트의 제1 인에이블신호 및 제2 인에이블신호를 출력하는 테스트모드검출수단, 상기 제1 인에이블신호에 응답하여 내부전원전위를 상기 패드에 전달하는 스위칭수단, 상기 제1 인에이블신호에 응답하여 테스트모드의 데이터를 처리하는 제1 데이터경로와, 상기 제2 인에이블신호에 응답하여 노말모드의 데이터를 처리하는 제2데이터경로로 구성된 데이터출력부를 포함하여 이루어진다.

Description

디폴트패드를 테스트패드와 공유하는 반도체 장치{SEMICONDUCTOR DEVICE FOR SHARING DEFAULT PAD WITH TEST PAD}
본 발명은 반도체 소자에 관한 것으로, 특히 파워 패드를 제외한 모든 신호의 입출력 패드(이하 "디폴트패드(Default pad)")를 칩 내부의 모드(Mode) 측정을 위한 테스트 패드로 공유하는 반도체 장치에 관한 것이다.
일반적으로, 반도체 집적 회로(IC;Integrated Circuit)에 있어서, 반도체 칩의 개발 초기 또는 패키지 공정후에 반도체 칩의 내부모드를 테스트하기 위해서 테스트 패드(test pad)를 추가로 구비하여 이용한다.
여기서 반도체 칩 내부의 모드에는 DC 전압 전위 또는 셀프 타이밍 제너레이션용 오실레이터(self-timing generation oscillator)의 주기 등이 있다.
즉 반도체 칩의 패키지(package) 공정전에 디폴트패드를 형성하고, 이러한 구조에 더불어 테스트 패드를 형성하여 이루어지는 반도체 칩에 대한 테스트는 반도체 칩의 패키징보다 우선적으로 실행되는 웨이퍼 테스트(wafer test)동안 수행된다.
상기의 입출력 패드들은 웨이퍼 테스트 후 본딩 와이어(bonding wire)를 이용하여 외부핀의 역할을 하는 리드프레임(leadframe)에 연결되고 테스트 패드는 리드프레임과 연결되지 않는 상태에서 패키지된다.
때문에 상기의 테스트 패드를 이용한 테스트는 반도체 칩의 패키지 공정후에는 동작 테스트를 수행할 수 없다.
전술한 바와 같이 종래에는 디폴트 패드외에 테스트 패드를 추가함에 따라 제조 공정이 복잡해지고 반도체 칩의 크기가 증가되며, 패키지 공정시 테스트용 패드를 외부핀(또는 리드프레임)과 본딩하지 않기때문에 패키지 공정 후 불량분석시 반도체 칩을 물리적으로 디캡(decapsulation)하여 실시해야 하는 문제점이 있다.
본 발명은 상술한 바와 같은 문제점을 해결하기 위해 안출한 것으로서, 패키지 공정 이후에도 리드프레임(leadframe)과 입출력핀(I/O pin)을 통해 내부 동작 모드를 측정할 수 있는 반도체 장치를 제공하는데 그 목적이 있다.
도 1 은 본 발명의 바람직한 실시예에 따른 입출력 패드를 공유하는 반도체 장치를 나타낸 구성 블럭도,
도 2 는 도 1 의 패드가 데이터 패드로 이용되는 반도체 장치를 나타낸 구성 블럭도.
*도면의 주요부분에 대한 부호의 설명*
10 : 디폴트 패드 20 : 테스트모드검출부
20a : 테스트모드신호발생부 20b : 모드디코더
30 : 스위칭부 40 : 데이터출력부
40a : 제 1 데이터경로 40b :제 2 데이터경로
40c : 데이터출력구동부 T1 : 스위칭트랜지스터
A : 내부발생전원의 전력선
상기의 목적을 달성하기 위한 본 발명의 반도체 장치는 디폴트패드와 테스트패드를 공유하는 반도체장치에 있어서, 패드, 테스트모드 및 노말모드의 정보를 갖는 명령어에 응답하여 다비트의 제1 인에이블신호 및 제2 인에이블신호를 출력하는 테스트모드검출수단, 상기 제1 인에이블신호에 응답하여 내부전원전위를 상기 패드에 전달하는 스위칭수단, 상기 제1 인에이블신호에 응답하여 테스트모드의 데이터를 처리하는 제1 데이터경로와, 상기 제2 인에이블신호에 응답하여 노말모드의 데이터를 처리하는 제2데이터경로로 구성된 데이터출력부를 포함하여 이루어짐을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 1 은 본 발명의 바람직한 실시예에 따른 디폴트패드를 테스트패드와 공유하는 반도체 장치를 나타낸 구성 블럭도이다.
도 1 에 도시된 바와 같이, 본 발명의 바람직한 실시예에 따른 반도체 장치는 외부 명령어(ext_cmd)를 입력받아 디폴트패드(10)가 테스트패드로 공유되는 테스트모드임을 감지하여 다비트의 제1,2 인에이블신호(en〈0:N〉, en#〈0:N〉)를 출력하는 테스트모드검출부(20), 상기 제1 인에이블신호중 어느 한 비트신호(en〈N〉)에 의해 인에이블되어 내부발생전원전위(Vint)를 상기 디폴트 패드(10)에 전달하는 스위칭부(30), 상기 제1 인에이블신호(en〈0:N〉)중 다른 하나의 비트신호 (en〈M〉)에 응답하여 테스트동작모드의 데이터를 처리하는 제1 데이터경로(40a)와 상기 제 2 인에이블신호(en#〈0:N〉)중 어느 한 비트신호(en#en〈M〉)에 응답하여노말동작모드의 데이터를 처리하는 제 2 데이터경로(40b)를 구비한 데이터 출력부 (40)를 포함하여 구성된다.
그리고 상기 테스트모드검출부(20)는 상기 외부 명령어(ext_cmd)를 입력받아 디폴트패드(10)들이 테스트패드로 공유되는 테스트모드(test mode)임을 감지하여 다비트의 모드신호(mode〈0:N〉)를 출력하는 테스트모드신호발생부(20a), 상기 모드신호(mode〈0:N〉)를 디코딩하여 제 1, 2 인에이블신호(en〈0:N〉, en#〈0:N〉)를 출력하는 모드디코더(20b)로 구성된다.
또한 상기 스위칭부(30)는 상기 제 1 인에이블신호(en〈0:N〉)중 어느 한 비트신호(en〈0:N〉)에 의해 인에이블되어 내부발생전원전위(Vint)를 상기 디폴트패드(10)에 전달하는 스위칭트랜지스터(T1)를 구비한다.
그리고 상기 데이터출력부(40)는 상기 제 1, 2 데이터경로(40a,40b)의 출력 데이터를 상기 디폴트패드(10)에 전달하는 데이터출력구동부(40c)를 더 구비하여 구성된다.
여기서 상기 테스트모드(test mode)는 파워패드(power pad)를 제외한 모든 입출력패드(Input/Output pad)를 포함하는 디폴트패드(default pad)(10)가 테스트 패드(test pad)로 공유됨을 알려주는 신호이고, 테스트모드신호발생부(20a)에 입력되는 외부 명령어(ext_cmd)는 노말동작모드와 테스트동작모드에 대한 정보를 갖는 신호이다.
또한 다비트의 모드신호(mode〈0:N〉), 다비트의 제 1 인에이블신호(en〈0:N〉), 제 2 인에이블신호(en#〈0:N〉)는 하나의 패드뿐만 아니라 다른 다수의 패드들에 이용되는 신호이다.
도 2 는 도 1 의 디폴트패드(10)가 데이터패드(data pad)로 이용됨에 따른 반도체 장치를 나타낸 구성 블럭도로서, 상기 제 1 인에이블신호(en[〈0:N〉)중 어느 한 비트신호(en〈N〉)가 발생되면 노아게이트(NOR gate)에 입력되어 상기 데이터출력부(40)의 출력이 플로우팅(floating)되도록 하며, 또한 상기 어느 한 비트신호(en〈0:N〉)는 스위칭트랜지스터(T1)를 턴온시키어 내부발생전위(Vint)를 측정하도록 한다.
그리고 상기 노아게이트에 입력되는 다른 한 입력(outoff)은 메모리의 리드 사이클(read cycle)에서만 데이터출력구동부(40c)를 인에이블시키는 신호이다.
전술한 바와 같이 본 발명은 테스트패드를 공유하는 하나의 디폴트패드(10)에 내부전원전위(Vint)를 측정하기 위한 스위칭부(30)와, 동작모드에 따른 데이터를 측정하는 데이터출력부(40)를 연결하므로써 반도체 장치의 동작모드(노말모드/테스트모드)에 따른 데이터경로(40a,40b)를 선택하여 디폴트패드(10)에 연결되도록 한다.
상기와 같이 구성된 본 발명의 바람직한 실시예에 따른 반도체 장치의 동작에 대해 상세히 설명한다.
본 발명은 하나의 디폴트패드(10)를 이용하여 반도체 장치의 노말모드 또는 테스트모드에 따른 데이터경로(40a,40b)를 선택하도록 하는 것으로서, 전원 전압단 (VDD)과 접지단(VSS)을 포함하는 파워패드(power pad)를 제외한 모든 입출력 패드즉, 디폴트패드(10)를 테스트패드로 이용하여, 노말모드에서는 정상적인 메모리 동작에서의 데이터신호가 공유패드로 출력되고 테스트모드에서는 테스트신호가 역시 공유패드로 출력되도록 한 것이다.
또한 이 공유패드로 내부전원전위(Vint)를 측정할 수 있도록 하였다.
그럼 구체적인 동작을 살펴보면, 테스트모드신호발생부(20a)는 외부 명령어 (ext cmd)를 입력받아 디폴트패드(10)들이 테스트패드로 공유되는 테스트모드임을 감지하고, 노말모드 또는 테스트모드에 따라 다비트의 모드신호(mode〈0:N〉)를 출력한다.
이어 모드디코더(20b)는 상기 모드신호(mode〈0:N〉)를 입력받아 디코딩하여 다비트의 제 1, 2 인에이블신호(en〈0:N〉,en#〈0:N〉)를 각각 출력한다.
여기서 다비트의 제 1 인에이블신호(en〈0:N〉)는 테스트동작모드를 인에이블시키는 신호이며, 제 2 인에이블신호(en#〈0:N〉)는 노말동작모드를 인에이블시키는 신호이다.
이와 같이 테스트모드신호발생부(20a), 모드디코더(20b)로 구성된 테스트모드검출부(20)는 외부 명령어(ext_cmd)를 입력받아 동작모드를 인에이블시키는 제 1,2 인에이블신호(en〈0:N〉,en#〈0:N〉)를 출력한다.
먼저 반도체 장치의 노말동작모드시, 테스트모드검출부(20)에서 출력되는 제 2 인에이블신호(en#〈0:N〉)중 어느 한 비트신호(en#〈M〉)는 제 2 데이터경로 (40b)를 인에이블시키어 노말동작모드의 데이터를 데이터출력구동부(40c)에 전달한다.
이 때 상기 스위칭부(30)와 제 1 데이터경로(40a)는 디져블(disable)되고, 데이터출력부(40)의 제 1 데이터경로(40a)로의 테스트데이터(B)의 입력을 차단하게 된다.
이에 따라 디폴트패드(10)는 반도체 장치의 노말동작모드시의 입출력 패드로 이용된다.
한편 반도체 장치의 내부에서 발생되는 내부전원(Vint)의 전위를 측정하는 경우, 테스트엔트리(test entry) 명령에 의해 테스트모드신호발생부(20a)에서 모드신호(mode〈0:N〉)가 출력되고, 이 모드신호를 입력받아 모드디코더(20b)에서 다비트의 제 1 인에이블신호(en〈0:N〉)를 출력한다.
상기 제 1 인에이블 신호(en〈0:N〉)중 어느 한 비트신호(en〈N〉)는 스위칭 트랜지스터(T1)를 인에이블(enable)시키어 반도체 장치의 내부에서 발생되는 내부 전원(Vint)의 전력선(A)의 전위가 디폴트패드(10)에 공급되도록 한다.
이 때 디폴트패드(10)는 입출력패드가 아닌 테스트패드로 이용되고, 디폴트 패드(10)가 데이터패드(data pad)이면 노아(NOR) 게이트의 한 입력이 되는 제 1 인에이블신호(en〈0:N〉)중 어느 한 비트신호(en〈0:N〉)에 의해 데이터출력구동부 (40c)는 플로우팅된다.
이처럼 상기 데이터출력구동부(40c)가 플로우팅되므로 턴온된 스위칭 트랜지스터(T1)를 통해 디폴트패드(10)에 전달된 내부전원(Vint)의 전력선(A)의 전위를 측정한다.
이어 반도체 장치의 테스트데이터(B), 다시말하면 칩 내부에서 발생되는 테스트신호에 따른 데이터를 측정하는 경우에 대해 설명한다.
먼저 내부전원 전위 측정과 동일하게 테스트엔트리(test entry) 명령에 의해 테스트모드신호발생부(20a)에서 모드신호(mode〈0:N〉)가 출력되고, 이 모드신호를 입력받아 모드디코더(20b)에서 다비트의 제 1 인에이블신호(en〈0:N〉)를 출력한다.
이어 제 1 인에이블신호(en〈0:N〉)중 다른 한 비트신호(en〈M〉)는 데이터 출력부(40)에 입력되는 노말동작시의 제 2 데이터경로(40b)를 개방(open)시키고, 데이터출력부(40)내에 구성된 제 1 데이터경로(40a)를 통해 반도체 장치의 내부에서 발생된 테스트데이터(B)를 데이터출력구동부(40c)에 전달한다.
여기서 반도체 장치의 테스트데이터(B)는 수 나노(nano) 또는 수 마이크로 (micro) 초 정도의 신호를 이용하므로 제 2 데이터경로(32)는 주파수 분배기 (frequency divider)등의 제너레이터(generator)를 포함하도록 하여, 상기 제너레이터는 반도체 장치의 내부 발생 신호를 출력할 수 있는 형태의 신호로 변형하는 기능을 수행한다.
이와 같이 테스트신호 측정은 데이터출력구동부(40c)는 그대로 유지하면서 상기 데이터출력구동부(40c)의 입력 신호의 전달 경로를 변경한다.
즉 노말동작모드시의 제 2 데이터경로(40b)를 개방시키고, 테스트모드시의 제 1 데이터경로(40a)를 연결시키므로써 테스트데이터(B)를 디폴트패드(10)를 통해 출력시킨다. 이 때 디폴트패드(10)는 테스트용 데이터 패드로 이용된다.
전술한 바와 같이 본 발명은 반도체 장치의 패키지 공정 후에도 내부 동작 모드를 측정하기 위해 테스트엔트리 명령에 의해 리드프레임(leadfram)에 연결된 입출력패드를 테스트패드로 이용할 수 있으므로, 반도체 칩의 불량 분석시에 효율적이다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 반도체 장치의 내부에서 발생되는 전원전위의 측정이나 신호의 측정을 위해 파워패드를 제외한 모든 입출력 패드를 테스트패드로 공유함으로써, 추가로 테스트패드를 형성할 필요가 없게 되어 반도체 칩의 집적도를 향상시킬 수 있는 효과가 있다.
또한 테스트엔트리 명령에 의해 패키지 공정후에도 디폴트 패드를 이용하여 내부동작모드를 측정할 수 있으므로, 반도체 칩의 개발 초기 또는 불량 발생시의 불량 분석을 효율적으로 실시할 수 있는 효과가 있다.

Claims (6)

  1. 디폴트패드와 테스트패드를 공유하는 반도체장치에 있어서,
    패드;
    테스트모드 및 노말모드의 정보를 갖는 명령어에 응답하여 다비트의 제1 인에이블신호 및 제2 인에이블신호를 출력하는 테스트모드검출수단;
    상기 제1 인에이블신호에 응답하여 내부전원전위를 상기 패드에 전달하는 스위칭수단; 및
    상기 제1 인에이블신호에 응답하여 테스트모드의 데이터를 처리하는 제1 데이터경로와, 상기 제2 인에이블신호에 응답하여 노말모드의 데이터를 처리하는 제2데이터경로로 구성된 데이터출력부
    를 포함하는 반도체장치.
  2. 제1항에 있어서,
    상기 테스트모드검출수단은,
    상기 명령어를 입력받아 상기 패드가 테스트패드로 공유되는 테스트모드임을 감지하여 다비트의 모드신호를 출력하는 테스트모드신호발생부; 및
    상기 모드신호를 입력받아 상기 제1 및 제2 인에이블신호를 출력하는 모드 디코더를 포함하여 이루어짐을 특징으로 하는 반도체 장치.
  3. 제1항에 있어서,
    상기 스위칭부는 상기 다비트의 제1 인에이블신호중 어느 한 비트신호에 응답하여 동작하는 스위칭 트랜지스터를 포함하는 것을 특징으로 하는 반도체장치.
  4. 제1항에 있어서,
    상기 제1 데이터경로는 상기 다비트의 제1 인에이블신호중 다른 한 비트신호에 응답하여 동작하는 것을 특징으로 하는 반도체장치.
  5. 제1항에 있어서,
    상기 제1 데이터경로는 칩내부로부터 전달되는 테스트데이터와 상기 제1 인에이블신호를 입력받아 상기 테스트데이터의 주파수를 분배하는 주파수분배기를 포함하는 것을 특징으로 하는 반도체장치.
  6. 제1항에 있어서,
    상기 패드는 데이터출력구동부에 접속된 데이터패드이며,
    상기 제1 데이터경로는 칩내부로부터 전달되는 테스트데이터와 상기 제1 인에이블신호를 입력받아 논리연산한 후 상기 데이터출력구동부로 출력하는 노아게이트임을 특징으로 하는 반도체장치.
KR1019990052859A 1999-11-26 1999-11-26 디폴트패드를 테스트패드와 공유하는 반도체 장치 KR20010048249A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990052859A KR20010048249A (ko) 1999-11-26 1999-11-26 디폴트패드를 테스트패드와 공유하는 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990052859A KR20010048249A (ko) 1999-11-26 1999-11-26 디폴트패드를 테스트패드와 공유하는 반도체 장치

Publications (1)

Publication Number Publication Date
KR20010048249A true KR20010048249A (ko) 2001-06-15

Family

ID=19621923

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990052859A KR20010048249A (ko) 1999-11-26 1999-11-26 디폴트패드를 테스트패드와 공유하는 반도체 장치

Country Status (1)

Country Link
KR (1) KR20010048249A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100467368B1 (ko) * 2002-06-24 2005-01-24 주식회사 하이닉스반도체 패키지 테스트 시간을 줄이기 위한 반도체 메모리 소자
KR100468504B1 (ko) * 2001-09-26 2005-01-27 미쓰비시덴키 가부시키가이샤 반도체 집적 회로 및 멀티칩 패키지
KR100733461B1 (ko) * 2006-06-30 2007-06-28 주식회사 하이닉스반도체 반도체메모리소자
KR100762898B1 (ko) * 2006-06-29 2007-10-08 주식회사 하이닉스반도체 내부 전원 모니터 장치
KR100804148B1 (ko) * 2005-09-29 2008-02-19 주식회사 하이닉스반도체 반도체 소자

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100468504B1 (ko) * 2001-09-26 2005-01-27 미쓰비시덴키 가부시키가이샤 반도체 집적 회로 및 멀티칩 패키지
KR100467368B1 (ko) * 2002-06-24 2005-01-24 주식회사 하이닉스반도체 패키지 테스트 시간을 줄이기 위한 반도체 메모리 소자
KR100804148B1 (ko) * 2005-09-29 2008-02-19 주식회사 하이닉스반도체 반도체 소자
KR100762898B1 (ko) * 2006-06-29 2007-10-08 주식회사 하이닉스반도체 내부 전원 모니터 장치
KR100733461B1 (ko) * 2006-06-30 2007-06-28 주식회사 하이닉스반도체 반도체메모리소자

Similar Documents

Publication Publication Date Title
KR100794313B1 (ko) 범프 패드를 포함한 반도체 메모리 장치 및 그것의 테스트방법
KR100464437B1 (ko) 온칩 dc 전류 소모를 최소화할 수 있는 odt 회로와odt 방법 및 이를 구비하는 메모리장치를 채용하는메모리 시스템
KR100200916B1 (ko) 웨이퍼 테스트 신호 발생기를 가지는 반도체 메모리 장치
KR100829787B1 (ko) 온 다이 터미네이션 테스트에 적합한 반도체 메모리 장치,이를 구비한 메모리 테스트 시스템, 및 온 다이 터미네이션테스트 방법
US7053686B2 (en) Data strobe circuit using clock signal
US7068083B2 (en) Synchronous output buffer, synchronous memory device and method of testing access time
KR20010048249A (ko) 디폴트패드를 테스트패드와 공유하는 반도체 장치
KR19980015249A (ko) 반도체 장치의 패드 신호 검출 회로
JP2902593B2 (ja) 半導体メモリ装置
JP3728356B2 (ja) 半導体装置
US7577050B2 (en) Semiconductor memory device for measuring internal voltage
KR100311117B1 (ko) 반도체메모리소자의옵션기능테스트장치
US6496433B2 (en) Semiconductor device and semiconductor device testing method
KR100372246B1 (ko) 반도체 메모리 장치의 에코클럭 생성회로 및 방법
KR19980060724A (ko) 반도체 메모리장치의 dc 신호 측정회로
US20090273987A1 (en) Data output circuit of semiconductor memory apparatus
KR100799109B1 (ko) 반도체 소자
KR20030002503A (ko) 지연 동기 루프 테스트 모드를 갖는 반도체 메모리 장치
KR0146524B1 (ko) 반도체 메모리 장치
KR100838389B1 (ko) 메모리 장치의 내부전압 측정 회로.
KR100725092B1 (ko) 반도체 메모리 장치의 칩 내부 신호선 감지장치
KR20000013810A (ko) 패키지 하의 내부 신호 제어 가능 반도체장치와 테스트방법
KR20000074283A (ko) 기존 패드들을 이용하여 내부 소자의 특성을 측정하는 집적 회로 장치
KR20010028416A (ko) 공동 패드를 구비한 반도체장치의 입력회로
KR100250029B1 (ko) 반도체 메모리 소자의 리던던시 셀 중복소거 방지장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination