KR100468504B1

KR100468504B1 - 반도체 집적 회로 및 멀티칩 패키지

Info

Publication number: KR100468504B1
Application number: KR10-2002-0049957A
Authority: KR
Inventors: 야마시타다케카즈; 하타케나카마코토; 미우라마나부
Original assignee: 미쓰비시덴키 가부시키가이샤
Priority date: 2001-09-26
Filing date: 2002-08-23
Publication date: 2005-01-27
Also published as: TW554612B; CN1218482C; DE10238323A1; US6724237B2; US20030057775A1; CN1411149A; JP4803930B2; JP2003110417A; KR20030026833A

Abstract

본 발명은 패키징 후의 구동 능력을 최적화하여, 노이즈 발생을 억제하거나, 소비 전력을 억제하거나 하는 반도체 집적 회로를 얻는 것으로, MCP의 내부에서만 사용되는 내부 입출력 단자 및 내부 출력 단자의 모두 또는 일부의 구동 능력을 가변 설정 가능하게 한 것에 의해, 패키징 전의 단체(單體) 웨이퍼 테스트 시의 구동 능력을 강하게 하여 테스터와 내부 입출력 단자 또는 내부 출력 단자 사이에 생기는 큰 부하를 충분히 구동하고, 또한 패키징 후의 구동 능력을 약하게 하여 노이즈 발생을 억제하거나, 소비 전력을 억제하거나 할 수 있다.

Description

반도체 집적 회로 및 멀티칩 패키지{SEMICONDUCTOR INTEGRATED CIRCUIT AND MULTI-CHIP PACKAGE}

본 발명은 멀티칩 패키지에 이용되는 반도체 집적 회로 및 복수의 반도체 적 회로를 갖는 멀티칩 패키지에 관한 것이다.

도 12는 종래의 멀티칩 패키지에 이용되는 반도체 집적 회로를 나타내는 구성도이며, 도면에서, 참조 부호 1은 복수의 칩을 수납하는 멀티칩 패키지(이하, MCP라고 함), 참조 부호 2a, 2b는 그들 칩(반도체 집적 회로)이다.

MCP(1)에서, 참조 부호 3은 MCP 외부 단자이다.

또한, 칩(2a, 2b)에서, 참조 부호 4는 패드, 참조 부호 5는 내부 신호를 MCP(1) 외부로 출력하는 외부 출력 드라이버, 참조 부호 6은 MCP(1) 내의 다른 칩으로부터의 신호를 입력하는 내부 입력 드라이버, 참조 부호 7은 내부 신호를 MCP(1) 내의 다른 칩으로 출력하는 내부 출력 드라이버, 참조 부호 8a, 8b는 모듈,참조 부호 9는 MCP 외부 단자(3)와 패드(4)를 접속하는 와이어이다.

도 13은 종래의 칩 단체 웨이퍼 테스트예를 나타내는 구성도이며, 도면에서, 참조 부호 2a는 칩, 참조 부호 11은 테스터이다.

또한, 칩(2a)에서, 참조 부호 5는 외부 출력 드라이버, 참조 부호 7은 내부 출력 드라이버이며, 도 12의 동일 부호의 구성에 상당하는 것이다. 또한, 테스터(11)에서 참조 부호 12는 비교기이다. 또한, 참조 부호 13a, 13b는 테스터(11)의 부하 용량이다.

또, 상기 도 12에 나타낸 구성에서, 패드(4) 및 외부 출력 드라이버(5)에 의한 구성을 외부 출력 단자라고 하고, 패드(4) 및 내부 입력 드라이버(6)에 의한 구성을 내부 입력 단자라고 하며, 패드(4) 및 내부 출력 드라이버(7)에 의한 구성을 내부 출력 단자라고 한다. 또한, 상기 도 12에 나타내지 않았지만, MCP(1) 외부로부터 신호를 입력하고, 또한 내부 신호를 MCP(1) 외부로 출력하는 외부 입출력 드라이버가 존재하여, 패드 및 그 외부 입출력 드라이버에 의한 구성을 외부 입출력 단자라고 한다. 또한, MCP(1) 내의 다른 칩으로부터의 신호를 입력하고, 또한 내부 신호를 MCP(1) 내의 다른 칩으로 출력하는 내부 입출력 드라이버가 존재하며, 패드 및 그 내부 입출력 드라이버에 의한 구성을 내부 입출력 단자라고 한다.

다음에 동작에 대하여 설명한다.

종래, MCP(1)에 이용되는 칩(2a, 2b)에서의 입출력 단자 및 출력 단자는 각각 크기가 크고, 패키징 후에 외부 입출력 단자 및 외부 출력 단자로서 사용하는 단자와, 패키징 후에 내부 입출력 단자 및 내부 출력 단자로서 사용하는 단자의 두종류로 분류할 수 있다.

후자의 내부 입출력 단자 및 내부 출력 단자에서는, 패키징 후의 용도를 생각하면, 그 드라이버의 크기를 전자의 외부 입출력 단자 및 외부 출력 단자의 드라이버의 크기와 동일한 구성으로 할 필요없이, 작게 할 수 있다.

그러나, 도 13에 도시한 바와 같이, 패키징 전의 단체 웨이퍼 테스트 시에는, 전자의 외부 입출력 단자 및 외부 출력 단자, 후자의 내부 입출력 단자 및 내부 출력 단자에서, 테스트 시에만 생기는 테스터(11)의 부하 용량(13a, 13b)을 구동할 수 있는 드라이버의 크기가 필요하게 된다.

이와 같이, 후자의 내부 입출력 단자 및 내부 출력 단자의 드라이버의 크기는, 패키징 후에 전자의 외부 입출력 단자 및 외부 출력 단자의 드라이버의 크기보다도 작게 해도 무방함에도 불구하고, 패키징 전의 단체 웨이퍼 테스트를 위해 전자의 드라이버의 크기와 거의 동등하게 해야 했다.

종래의 반도체 집적 회로는 이상과 같이 구성되어 있기 때문에, 후자의 내부 입출력 단자 및 내부 출력 단자의 드라이버의 크기는 패키징 전의 테스터(11)의 부하 용량(13a, 13b)을 구동하기 위해서 크게 해야 하고, 또한, 패키징 후의 드라이버의 크기가 최적화되어 있지 않기 때문에 노이즈가 발생하거나, 소비 전력이 증가해버리는 등의 문제가 있었다.

본 발명은 상기한 바와 같은 과제를 해결하기 위해서 이루어진 것으로, 패키징 후의 구동 능력을 최적화하여 노이즈 발생을 억제하거나, 소비 전력을 억제하거나 하는 반도체 집적 회로 및 멀티칩 패키지를 얻는 것을 목적으로 한다.

도 1은 본 발명의 실시예 1에 의한 멀티칩 패키지에 이용되는 반도체 집적 회로를 나타내는 구성도,

도 2(a)는 내부 출력 단자의 상세를 나타내는 구성도,

도 2(b)는 내부 입출력 단자의 상세를 나타내는 구성도,

도 3은 제어 신호에 따른 출력 신호를 나타내는 파형도,

도 4는 본 발명의 실시예 2에 따른 멀티칩 패키지에 이용되는 반도체 집적 회로를 나타내는 구성도,

도 5는 반도체 집적 회로를 탑재한 멀티칩 패키지를 나타내는 구성도,

도 6은 외부 단자로부터 내부 출력 드라이버까지의 상세를 나타내는 구성도,

도 7은 본 발명의 실시예 3에 따른 제어 신호 생성 회로를 나타내는 구성도,

도 8은 도 7의 멀티플렉서의 상세를 나타내는 구성도,

도 9는 본 발명의 실시예 4에 따른 선택기 방식에 의한 내부 출력 드라이버의 상세를 나타내는 구성도,

도 10은 본 발명의 실시예 5에 따른 패스 게이트(path gate) 방식에 의한 내부 출력 드라이버의 상세를 나타내는 구성도,

도 11은 본 발명의 실시예 6에 따른 클럭 게이트 방식에 의한 내부 출력 드라이버의 상세를 나타내는 구성도,

도 12는 종래의 멀티칩 패키지에 이용되는 반도체 집적 회로를 나타내는 구성도,

도 13은 종래의 칩 단체(單體) 웨이퍼 테스트예를 나타내는 구성도.

도면의 주요 부분에 대한 부호의 설명

1 : 멀티칩 패키지 2a, 2b : 칩(반도체 집적 회로)

4 : 패드 5 : 외부 출력 드라이버

6 : 내부 입력 드라이버 7 : 내부 출력 드라이버

8a : 모듈 21 : 제어 신호

22 : 통상 사용 드라이버

22a, 23a, 51a, 53a, 61e, 71b : P 채널 트랜지스터

22b, 23b, 34, 51b, 53b, 61f, 71c : N 채널 트랜지스터

23 : 능력 조정용 드라이버 24 : 내부 신호

25 : 출력 신호 31 : 구동 능력 제어 패드

32 : 외부 단자 33 : 풀다운 트랜지스터

35 : 전원 Vcc 36 : 그라운드

41 : 테스트 신호 42 : 멀티플렉서

43 : 입력 신호 44 : 논리 회로

45a, 45b, 46a, 46b, 51, 52a, 52b, 61a, 61b, 71a : 인버터

47a, 47b, 52d : AND 게이트 48, 52c : OR 게이트

52 : 선택기 구성부 53 : 오프 트랜지스터

61 : 패스 게이트 구성부 61c, 61d : 트랜스미션 게이트

71 : 클럭 게이트 구성부

본 발명에 따른 반도체 집적 회로는, 멀티칩 패키지의 내부에서만 사용되는 내부 입출력 단자 및 내부 출력 단자의 모두 또는 일부의 구동 능력을 가변 설정 가능하게 한 것이다.

본 발명에 따른 반도체 집적 회로는, 멀티칩 패키지로의 패키징 후에는, 멀티칩 패키지의 내부에서만 사용되는 내부 입출력 단자 및 내부 출력 단자의 모두 또는 일부의 구동 능력을 약하게 설정하도록 한 것이다.

본 발명에 따른 반도체 집적 회로는, 멀티칩 패키지로의 패키징 전의 단체 웨이퍼 테스트 시에는, 멀티칩 패키지의 내부에서만 사용되는 내부 입출력 단자 및 내부 출력 단자의 모두 또는 일부의 구동 능력을 강하게 설정하도록 한 것이다.

본 발명에 따른 반도체 집적 회로는, 제어 신호의 입력에 의해, 멀티칩 패키지의 내부에서만 사용되는 내부 입출력 단자 및 내부 출력 단자의 모두 또는 일부의 구동 능력을 가변 설정 가능하게 하는 구동 능력 제어 패드를 구비한 것이다.

본 발명에 따른 반도체 집적 회로는, 멀티칩 패키지의 내부에서만 사용되는 내부 입출력 단자 및 내부 출력 단자의 모두 또는 일부의 구동 능력의 가변 설정을, 외부로부터 입력되는 테스트 신호에 따라 생성된 제어 신호를 이용하도록 한 것이다.

본 발명에 따른 반도체 집적 회로는, 멀티칩 패키지의 내부에서만 사용되는 내부 입출력 단자 및 내부 출력 단자의 모두 또는 일부에서, 통상 사용 드라이버와, 능력 조정용 드라이버와, 제어 신호에 따라 능력 조정용 드라이버를 동작시키는 선택기 구성부를 구비한 것이다.

본 발명에 따른 반도체 집적 회로는, 멀티칩 패키지의 내부에서만 사용되는 내부 입출력 단자 및 내부 출력 단자의 모두 또는 일부에서, 통상 사용 드라이버와, 능력 조정용 드라이버와, 제어 신호에 따라 능력 조정용 드라이버를 동작시키는 패스 게이트 구성부를 구비한 것이다.

본 발명에 따른 반도체 집적 회로는, 멀티칩 패키지의 내부에서만 사용되는 내부 입출력 단자 및 내부 출력 단자의 모두 또는 일부에서, 통상 사용 드라이버와, 능력 조정용 드라이버와, 제어 신호에 따라 능력 조정용 드라이버를 동작시키는 클럭 게이트 구성부를 구비한 것이다.

본 발명에 따른 반도체 집적 회로는, 선택기 구성부가, 단체 웨이퍼 테스트 시 이외에는, 제어 신호에 따라 능력 조정용 드라이버를 오프 트랜지스터로 하도록 한 것이다.

본 발명에 따른 반도체 집적 회로는, 패스 게이트 구성부가, 단체 웨이퍼 테스트 시 이외에는, 제어 신호에 따라 능력 조정용 드라이버를 오프 트랜지스터로 하도록 한 것이다.

본 발명에 따른 반도체 집적 회로는, 클럭 게이트 구성부가, 단체 웨이퍼 테스트 시 이외에는, 제어 신호에 따라 능력 조정용 드라이버를 오프 트랜지스터로하도록 한 것이다.

본 발명에 따른 멀티칩 패키지는 반도체 집적 회로의 구동 능력 제어 패드에 접속되어, 입력되는 제어 신호를 그 구동 능력 제어 패드로 전송하는 외부 단자를 구비한 것이다.

이하, 본 발명의 일 실시예를 설명한다.

(실시예 1)

도 1은 본 발명의 실시예 1에 따른 멀티칩 패키지에 이용되는 반도체 집적 회로를 나타내는 구성도이며, 도면에서, 참조 부호 2a는 칩(반도체 집적 회로)이다.

또한, 칩(2a)에서, 참조 부호 4는 패드, 참조 부호 5는 내부 신호를 멀티칩 패키지(이하, MCP라고 함) 외부로 출력하는 외부 출력 드라이버, 참조 부호 6은 MCP 내의 다른 칩으로부터의 신호를 입력하는 내부 입력 드라이버, 참조 부호 7은 내부 신호를 MCP 내의 다른 칩으로 출력하는 내부 출력 드라이버, 참조 부호 8a는 모듈, 참조 부호 21은 내부 출력 드라이버(7)의 구동 능력을 가변 설정하는 제어 신호이다.

또, 상기 도 1에 나타낸 구성에서, 패드(4) 및 외부 출력 드라이버(5)에 의한 구성을 외부 출력 단자라고 하고, 패드(4) 및 내부 입력 드라이버(6)에 의한 구성을 내부 입력 단자라고 하며, 패드(4) 및 내부 출력 드라이버(7)에 의한 구성을 내부 출력 단자라고 한다. 또한, 상기 도 1에 나타내지 않았지만, MCP 외부로부터신호를 입력하고, 또한 내부 신호를 MCP 외부로 출력하는 외부 입출력 드라이버가 존재하며, 패드 및 그 외부 입출력 드라이버에 의한 구성을 외부 입출력 단자라고 한다. 또한, MCP 내의 다른 칩으로부터의 신호를 입력하고, 또한 내부 신호를 MCP 내의 다른 칩으로 출력하는 내부 입출력 드라이버가 존재하여, 패드 및 그 내부 입출력 드라이버에 의한 구성을 내부 입출력 단자라고 한다.

도 2(a)는 내부 출력 단자(27)의 상세를 나타내는 구성도이다. 내부 출력 단자(27)는 내부 출력 드라이버(7)와 패드(4)를 갖는다. 내부 출력 드라이버(7)는 통상 사용 드라이버(22)와, 능력 조정용 드라이버(23)를 구비하고, 각각 내부 신호(24)가 공급되며, 능력 조정용 드라이버(23)에는 제어 신호(21)가 공급된다. 또한, 내부 출력 드라이버(7)의 출력 신호(25)는 패드(4)를 거쳐서 외부로 출력된다.

도 2(b)는 내부 입출력 단자(29)의 상세를 나타내는 구성도이다. 내부 입출력 단자(29)는 내부 입출력 드라이버(28) 및 패드(4)로 이루어지고, 내부 입출력 드라이버(28)는 내부 출력 드라이버(7)와 AND 게이트(30)로 이루어진다. AND 게이트(30)로부터는 입력 신호(26)가 출력된다.

도 3은 제어 신호에 따른 출력 신호를 나타내는 파형도이다.

다음에 동작에 대하여 설명한다.

도 1에서, 본 실시예 1에서는, 제어 신호(21)에 의해 내부 출력 드라이버(7)의 구동 능력을 가변 설정하는 것이다.

도 2(a)는 그 내부 출력 드라이버(7)의 상세를 나타낸 것으로, 통상 사용 드라이버(22)와 능력 조정용 드라이버(23)가 병렬 접속되고, 내부 신호(24)를 입력하여 출력 신호(25)를 출력한다. 능력 조정용 드라이버(23)는 제어 신호(21)에 의해 그 구동 능력이 온 오프 상태로 제어된다.

예컨대, 통상 사용 드라이버(22)와 능력 조정용 드라이버(23)의 드라이버 능력을 일대일이 되도록 구성하고, "H" 레벨 제어 신호(21)에 의해, 능력 조정용 드라이버(23)의 구동 능력이 온 상태로 제어되는 경우에는, 그들 통상 사용 드라이버(22)와 능력 조정용 드라이버(23)의 양쪽 드라이버 능력에 의해서 출력 측의 부하를 구동하게 된다. 한편, "L" 레벨 제어 신호(21)에 의해, 능력 조정용 드라이버(23)의 구동 능력이 오프 상태로 제어되는 경우에는, 통상 사용 드라이버(22)의 드라이버 능력에 의해서만 출력 측의 부하를 구동하게 된다.

전자의 경우, 부하에 대한 구동 능력이 높아지기 때문에, 단체 웨이퍼 테스트 시에 문제로 되어 있었던 테스터와 내부 입출력 단자 또는 내부 출력 단자 사이에 생기는 큰 부하 용량을 충분히 구동할 수 있게 되어, 안정한 테스트의 실현이 가능해진다.

또한, 패키징 후에는, 큰 부하 용량을 구동할 필요가 없기 때문에 후자와 같은 설정을 행하여 외부 부하를 구동하기 위해서 통상 사용 드라이버(22)만을 사용하고, 능력 조정용 드라이버(23)를 오프 트랜지스터로서 사용함으로써 노이즈 발생을 억제하거나, 소비 전력을 억제하거나 할 수 있다.

도 3에 나타낸 파형도에서, 제어 신호(21)가 "L" 레벨일 때는, 능력 조정용 드라이버(23)가 오프 상태로 제어되어 통상 사용 드라이버(22)에 의해서만 출력 측의 부하를 구동하게 된다. 이 경우, 출력 측의 부하가 단체 웨이퍼 테스트 시에 생기는 큰 부하인 경우에는, 출력 신호(25)의 파형은 전원 Vcc 레벨까지 변화할 수가 없지만, 출력 측의 부하가 패키징 후와 같이 작은 부하인 경우에는, 출력 신호(25)의 파형은 전원 Vcc 레벨까지 변화할 수 있고, 또한, 그 경우의 노이즈 발생을 억제하거나, 소비 전력을 억제하거나 할 수 있다.

한편, 제어 신호(21)가 "H" 레벨일 때는, 능력 조정용 드라이버(23)가 온 상태로 제어되어, 그 능력 조정용 드라이버(23)와 통상 사용 드라이버(22)의 양쪽에 의해서 출력 측의 부하를 구동하게 된다. 이 경우, 출력 측의 부하가 단체 웨이퍼 테스트 시에 생기는 큰 부하인 경우에도, 출력 신호(25)의 파형은 전원 Vcc 레벨까지 변화할 수 있다. 또한, 출력 측의 부하가 패키징 후와 같이 작은 부하인 경우에는, 출력 신호(25)의 파형은 전원 Vcc 레벨까지 변화할 수 있지만, 그 경우에 노이즈가 발생하거나, 소비 전력이 증가한다.

이상과 같이, 본 실시예 1에 따르면, MCP의 내부에서만 사용되는 내부 입출력 단자 및 내부 출력 단자의 모두 또는 일부의 구동 능력을 가변 설정 가능하게 한 것에 의해, 패키징 전의 단체 웨이퍼 테스트 시의 구동 능력을 강하게 하여, 테스터와 내부 입출력 단자 또는 내부 출력 단자 사이에 생기는 큰 부하를 충분히 구동하고, 또한 패키징 후의 구동 능력을 약하게 하여 노이즈 발생을 억제하거나, 소비 전력을 억제하거나 할 수 있다.

(실시예 2)

도 4는 본 발명의 실시예 2에 따른 멀티칩 패키지에 이용되는 반도체 집적 회로를 나타내는 구성도이며, 도면에서, 참조 부호 31은 제어 신호(21)를 입력하는 구동 능력 제어 패드이다. 그 밖의 구성은 도 1과 동일하다.

도 5는 반도체 집적 회로를 탑재한 멀티칩 패키지를 나타내는 구성도이며, 도면에서, 참조 부호 1은 멀티칩 패키지, 참조 부호 2b는 칩(반도체 집적 회로), 참조 부호 32는 와이어(9)에 의해 구동 능력 제어 패드(31)에 접속되어, 입력되는 제어 신호(21)를 그 구동 능력 제어 패드(31)에 전송하는 외부 단자이다.

도 6은 외부 단자로부터 내부 출력 드라이버까지의 상세를 나타내는 구성도이며, 도면에서, 참조 부호 32는 외부 단자, 참조 부호 31은 구동 능력 제어 패드, 참조 부호 33은 풀다운 트랜지스터이며, 참조 부호 34는 N 채널 트랜지스터, 참조 부호 35는 전원 Vcc, 참조 부호 36은 그라운드이다. 참조 부호 7은 내부 출력 드라이버이다.

다음에 동작에 대하여 설명한다.

도 4에서, 본 실시예 2에서는, MCP에 이용되는 칩(2a)에 제어 신호(21)를 입력하는 구동 능력 제어 패드(31)를 마련한 것이다.

이것에 의해, 제어 신호를 구동 능력 제어 패드(31)에 직접 인가하는 것이 가능해져, 구동 능력을 용이하게 가변 설정할 수 있다.

또한, 도 5에서는, MCP(1)에, 제어 신호(21)를 구동 능력 제어 패드(31)에 전송하는 외부 단자(32)를 마련한 것이다.

이것에 의해, 패키징 후에도 외부 단자(32)를 통하여 제어 신호를 입력함으로써 용이하게 구동 능력을 최적화할 수 있다.

도 6은 외부 단자(32)로부터 내부 출력 드라이버(7)까지의 상세를 나타낸 것이다.

단체 웨이퍼 테스트 시에는, 구동 능력 제어 패드(31)에 "H" 레벨 제어 신호(21)를 입력하여 능력 조정용 드라이버(23)의 구동 능력을 온 상태로 제어하고, 통상 사용 드라이버(22)와 능력 조정용 드라이버(23)의 양쪽의 드라이버 능력에 의해서 출력 측의 부하를 구동한다.

단체 웨이퍼 테스트 시 이외의, 예컨대, 패키징 후에는, 외부 단자(32)에 "L" 레벨 제어 신호(21)를 입력하여 구동 능력 제어 패드(31)를 통하여 능력 조정용 드라이버(23)의 구동 능력을 오프 상태로 제어하고, 통상 사용 드라이버(22)의 드라이버 능력에 의해서만 출력 측의 부하를 구동한다.

또, 풀다운 트랜지스터(33)는, 단체 웨이퍼 테스트 시 이외에, 구동 능력 제어 패드(31)를 통하여 "L" 레벨 제어 신호(21)가 입력되지 않는 경우에도, 전원 Vcc(35)에 의해 N 채널 트랜지스터(34)를 온 상태로 제어하여 그라운드(36)에 의한 "L" 레벨을 능력 조정용 드라이버(23)에 공급하는 것이다. 이것에 의해서, 단체 웨이퍼 테스트 시에만 구동 능력 제어 패드(31)에 "H" 레벨 제어 신호(21)를 입력하면 무방하게 된다.

이상과 같이, 본 실시예 2에 따르면, 칩(2a)에 구동 능력 제어 패드(31)를 마련하거나, MCP(1)에 그 구동 능력 제어 패드(31)에 접속되는 외부 단자(32)를 마련한 것에 의해, 구동 능력 제어 패드(31)에 제어 신호(21)를 입력하는 것으로, 구동 능력을 용이하게 가변 설정할 수 있거나, 또는, 패키징 후에도, 외부 단자(32)를 통하여 제어 신호(21)를 입력함으로써 용이하게 구동 능력을 최적화할 수 있다.

(실시예 3)

도 7은 본 발명의 실시예 3에 따른 제어 신호 생성 회로를 나타내는 구성도이며, 도면에서, 참조 부호 41은 외부로부터 입력되는 테스트 신호, 참조 부호 42는 테스트 신호(41)에 따라 제어 신호(21)를 생성하여 내부 출력 드라이버(7)의 구동 능력을 가변 설정하는 멀티플렉서, 참조 부호 43은 기타 입력 신호, 참조 부호 44는 기타 입력 신호(43)를 처리하여 내부 출력 드라이버(7)에 내부 신호(24)로서 공급하는 기타 논리 회로이다.

도 8은 멀티플렉서의 상세를 나타내는 구성도이며, 도면에서, 참조 부호 45a, 45b는 인버터, 참조 부호 46a, 46b는 인버터, 참조 부호 47a, 47b는 AND 게이트, 참조 부호 48은 OR 게이트이다.

다음에 동작에 대하여 설명한다.

도 7에서, 본 실시예 3에서는 칩(2a)의 패드(4) 또는 MCP(1)의 외부 단자(3)로부터 입력되는 테스트 신호(41)에 따라서, 멀티플렉서(42)가 제어 신호(21)를 생성하여 내부 출력 드라이버(7)의 구동 능력을 가변 설정하는 것이다.

도 8은 그 멀티플렉서(42)의 상세를 나타낸 것이며, 입력되는 테스트 신호(41) T[0:1]이, {T[0]=L, T[1]=L}일 때 및 {T[0]=L, T[1]=H}일 때만, 제어 신호(21)가 "H" 레벨이 되는 구성을 나타내고 있다.

이상과 같이, 본 실시예 3에 따르면, 외부로부터 입력되는 테스트 신호(41)에 따라 제어 신호(21)를 생성함으로써, 구동 능력을 가변 설정하기 위한 전용의 구동 능력 제어 패드(31)나 외부 단자(32)를 구비하고 있지 않아도, 용이하게 구동 능력을 최적화할 수 있다.

(실시예 4)

도 9는 본 발명의 실시예 4에 따른 선택기 방식에 의한 내부 출력 드라이버의 상세를 나타내는 구성도이며, 도면에서, 참조 부호 51은 내부 신호(24)를 반전하여 출력하는 인버터이며, 참조 부호 35는 전원 Vcc, 참조 부호 36은 그라운드, 참조 부호 51a는 P 채널 트랜지스터, 참조 부호 51b는 N 채널 트랜지스터이다.

참조 부호 52는 제어 신호(21)에 따라 후술하는 능력 조정용 드라이버(23)를 동작시키는 선택기 구성부이며, 참조 부호 52a, 52b는 인버터, 참조 부호 52c는 OR 게이트, 참조 부호 52d는 AND 게이트이다.

참조 부호 22는 통상 사용 드라이버이며, 참조 부호 22a는 P 채널 트랜지스터, 참조 부호 22b는 N 채널 트랜지스터이다.

참조 부호 23은 능력 조정용 드라이버이며, 참조 부호 23a는 P 채널 트랜지스터, 참조 부호 23b는 N 채널 트랜지스터이다.

참조 부호 53은 오프 트랜지스터이며, 참조 부호 53a는 P 채널 트랜지스터, 참조 부호 53b는 N 채널 트랜지스터이다.

다음에 동작에 대하여 설명한다.

인버터(51)는 입력되는 내부 신호(24)를 반전하여 출력하고, 통상 사용 드라이버(22)는 그 반전된 내부 신호(24)를 또 반전하여 오프 트랜지스터(53)를 통하여 패드(4)로 출력한다. 여기서, 오프 트랜지스터(13)는 서지(surge) 대책을 위해 마련된 것이다.

선택기 구성부(52)에 제어 신호(21)로서 "H" 레벨이 입력된 경우에는, 그 선택기 구성부(52)는 OR 게이트(52c) 및 AND 게이트(52d)를 통해서, 인버터(51)로부터 반전된 내부 신호(24)를 능력 조정용 드라이버(23)의 P 채널 트랜지스터(23a) 및 N 채널 트랜지스터(23b)의 게이트에 공급하여, 그 능력 조정용 드라이버(23)를 내부 출력 드라이버로서 동작시킬 수 있다.

또한, 선택기 구성부(52)에 제어 신호(21)로서 "L" 레벨이 입력된 경우에는, 그 선택기 구성부(52)는 인버터(51)로부터 반전된 내부 신호(24)에 관계없이, OR 게이트(52c)를 통하여 능력 조정용 드라이버(23)의 P 채널 트랜지스터(23a)에 "H" 레벨을 공급하고, AND 게이트(52d)를 통하여 능력 조정용 드라이버(23)의 N 채널 트랜지스터(23b)에 "L" 레벨을 공급한다. 그 결과, 그 능력 조정용 드라이버(23)를 오프 트랜지스터로 할 수 있고, 이것은 서지 대책으로 유효하다.

이상과 같이, 본 실시예 4에 따르면, 선택기 구성부(52)에 의해 제어 신호(21)에 따라 능력 조정용 드라이버(23)를 동작시켜 내부 출력 드라이버의 구동 능력을 가변 설정할 수 있다.

또한, 선택기 구성부(52)에 의해, 단체 웨이퍼 테스트 시 이외에는, 능력 조정용 드라이버(23)를 오프 트랜지스터로서 사용할 수 있고, 이것은 서지 대책으로 유효하다.

또, 상기 실시예 4에서는, 제어 신호(21) 및 능력 조정용 드라이버(23)를 각 한 개로 나타내었지만, 당연히, 복수개의 제어 신호(21) 및 능력 조정용 드라이버(23)를 마련하여 단계적으로 상세한 단계에 의해 구동 능력을 조정해도 무방하다.

(실시예 5)

도 10은 본 발명의 실시예 5에 따른 패스 게이트 방식에 의한 내부 출력 드라이버의 상세를 나타내는 구성도이며, 도면에서, 참조 부호 61은 제어 신호(21)에 따라 후술하는 능력 조정용 드라이버(23)를 동작시키는 패스 게이트 구성부이며, 참조 부호 61a, 61b는 인버터, 참조 부호 61c, 61d는 트랜스미션 게이트, 참조 부호 61e는 P 채널 트랜지스터, 참조 부호 61f는 N 채널 트랜지스터이다.

그 밖의 구성에 관해서는 도 9와 동일하다.

다음에 동작에 대하여 설명한다.

패스 게이트 구성부(61)에 제어 신호(21)로서 "H" 레벨이 입력된 경우에는, 그 패스 게이트 구성부(61)는 인버터(61b)의 "H" 레벨 출력에 의해 P 채널 트랜지스터(61e)를 오프 상태로 하고, 인버터(61a)의 "L" 레벨 출력에 의해 N 채널 트랜지스터(61f)를 오프 상태로 한다. 또한, 이들 인버터(61b)의 "H" 레벨 출력, 인버터(61a)의 "L" 레벨 출력에 의해 트랜스미션 게이트(61c, 61d)를 온 상태로 해서,인버터(51)로부터 반전된 내부 신호(24)를 능력 조정용 드라이버(23)의 P 채널 트랜지스터(23a) 및 N 채널 트랜지스터(23b)의 게이트에 공급하여 그 능력 조정용 드라이버(23)를 내부 출력 드라이버로서 동작시킬 수 있다.

또한, 패스 게이트 구성부(61)에 제어 신호(21)로서 "L" 레벨이 입력된 경우에는, 그 패스 게이트 구성부(61)는 인버터(61b)의 "L" 레벨 출력에 의해 P 채널 트랜지스터(61e)를 온 상태로 하고, 인버터(61a)의 "H" 레벨 출력에 의해 N 채널 트랜지스터(61f)를 온 상태로 한다. 또한, 이들 인버터(61b)의 "L" 레벨 출력, 인버터(61a)의 "H" 레벨 출력에 의해 트랜스미션 게이트(61c, 61d)를 오프 상태로 한다. 그 결과, 그 능력 조정용 드라이버(23)를 오프 트랜지스터로 할 수 있고, 이것은 서지 대책으로 유효하다.

이상과 같이, 본 실시예 5에 따르면, 패스 게이트 구성부(61)에 의해 제어 신호(21)에 따라 능력 조정용 드라이버(23)를 동작시켜 내부 출력 드라이버의 구동 능력을 가변 설정할 수 있다.

또한, 패스 게이트 구성부(61)에 의해, 단체 웨이퍼 테스트 시 이외에는, 능력 조정용 드라이버(23)를 오프 트랜지스터로서 사용할 수 있고, 이것은 서지 대책으로 유효하다.

또, 상기 실시예 5에서는, 제어 신호(21) 및 능력 조정용 드라이버(23)를 각 한 개로 나타내었지만, 당연히, 복수개의 제어 신호(21) 및 능력 조정용 드라이버(23)를 마련하여 단계적으로 상세한 단계에 의해 구동 능력을 조정해도 무방하다.

(실시예 6)

도 11은 본 발명의 실시예 6에 따른 클럭 게이트 방식에 의한 내부 출력 드라이버의 상세를 나타내는 구성도이며, 도면에서, 참조 부호 71은 제어 신호(21)에 따라 후술하는 능력 조정용 드라이버(23)를 동작시키는 클럭 게이트 구성부이며, 참조 부호 71a는 인버터, 참조 부호 71b는 P 채널 트랜지스터, 참조 부호 71c는 N 채널 트랜지스터이다.

그 밖의 구성에 대해서는 도 10과 동일하다.

다음에 동작에 대하여 설명한다.

클럭 게이트 구성부(71)에 제어 신호(21)로서 "H" 레벨이 입력된 경우에는, 그 클럭 게이트 구성부(71)는 그 "H" 레벨 제어 신호(21)에 의해 N 채널 트랜지스터(71c)를 온 상태로 하고, 인버터(71a)의 "L" 레벨 출력에 의해 P 채널 트랜지스터(71b)를 온 상태로 한다. 이것에 의해, 능력 조정용 드라이버(23)를 내부 출력 드라이버로서 동작시킬 수 있다.

또한, 클럭 게이트 구성부(71)에 제어 신호(21)로서 "L" 레벨이 입력된 경우에는, 그 클럭 게이트 구성부(71)는 그 "L" 레벨 제어 신호(21)에 의해 N 채널 트랜지스터(71c)를 오프 상태로 하고, 인버터(71a)의 "H" 레벨 출력에 의해 P 채널 트랜지스터(71b)를 오프 상태로 한다. 그 결과, 그 능력 조정용 드라이버(23)를 오프 트랜지스터로 할 수 있고, 이것은 서지 대책으로 유효하다.

이상과 같이, 본 실시예 6에 따르면, 클럭 게이트 구성부(71)에 의해, 제어 신호(21)에 따라 능력 조정용 드라이버(23)를 동작시켜, 내부 출력 드라이버의 구동 능력을 가변 설정할 수 있다.

또한, 클럭 게이트 구성부(71)에 의해, 단체 웨이퍼 테스트 시 이외에는, 능력 조정용 드라이버(23)를 오프 트랜지스터로서 사용할 수 있고, 이것은 서지 대책으로 유효하다.

또, 상기 실시예 6에서는, 제어 신호(21) 및 능력 조정용 드라이버(23)를 각 한 개로 나타내었지만, 당연히, 복수개의 제어 신호(21) 및 능력 조정용 드라이버(23)를 마련하여 단계적으로 상세한 단계에 의해 구동 능력을 조정해도 무방하다.

이상과 같이, 본 발명에 의하면, 멀티칩 패키지의 내부에서만 사용되는 내부 입출력 단자 및 내부 출력 단자의 모두 또는 일부의 구동 능력을 가변 설정 가능하게 하도록 구성했으므로, 패키징 후의 구동 능력을 최적화하여 노이즈 발생을 억제하거나, 소비 전력을 억제할 수 있다는 효과가 있다.

본 발명에 의하면, 반도체 집적 회로의 멀티칩 패키지로의 패키징 후에는, 멀티칩 패키지의 내부에서만 사용되는 내부 입출력 단자 및 내부 출력 단자의 모두 또는 일부의 구동 능력을 약하게 설정하도록 구성했으므로, 패키징 후의 구동 능력을 약하게 하여 노이즈 발생을 억제하거나, 소비 전력을 억제하거나 할 수 있다는 효과가 있다.

본 발명에 의하면, 반도체 집적 회로의 멀티칩 패키지로의 패키징 전의 단체웨이퍼 테스트 시에는, 멀티칩 패키지의 내부에서만 사용되는 내부 입출력 단자 및 내부 출력 단자의 모두 또는 일부의 구동 능력을 강하게 설정하도록 구성했으므로, 패키징 전의 단체 웨이퍼 테스트 시의 구동 능력을 강하게 하여, 테스터와 내부 입출력 단자 또는 내부 출력 단자 사이에 생기는 큰 부하를 충분히 구동할 수 있어 안정한 테스트를 할 수 있다는 효과가 있다.

본 발명에 의하면, 반도체 집적 회로에 있어서, 제어 신호의 입력에 의해, 멀티칩 패키지의 내부에서만 사용되는 내부 입출력 단자 및 내부 출력 단자의 모두 또는 일부의 구동 능력을 가변 설정 가능하게 하는 구동 능력 제어 패드를 구비하도록 구성했으므로, 구동 능력 제어 패드에 제어 신호를 입력함으로써 구동 능력을 용이하게 가변 설정할 수 있다는 효과가 있다.

본 발명에 의하면, 멀티칩 패키지의 내부에서만 사용되는 내부 입출력 단자 및 내부 출력 단자의 모두 또는 일부의 구동 능력의 가변 설정을, 외부로부터 입력되는 테스트 신호에 따라 생성된 제어 신호를 이용하도록 구성했으므로, 구동 능력을 가변 설정하기 위한 전용의 구동 능력 제어 패드나 외부 단자를 구비하고 있지 않아도, 용이하게 구동 능력을 최적화할 수 있다는 효과가 있다.

본 발명에 의하면, 멀티칩 패키지의 내부에서만 사용되는 내부 입출력 단자 및 내부 출력 단자의 모두 또는 일부에서, 통상 사용 드라이버와, 능력 조정용 드라이버와, 제어 신호에 따라 능력 조정용 드라이버를 동작시키는 선택기 구성부를 구비하도록 구성했으므로, 선택기 구성부에 의해 제어 신호에 따라 능력 조정용 드라이버를 동작시켜, 구동 능력을 가변 설정할 수 있다는 효과가 있다.

본 발명에 의하면, 멀티칩 패키지의 내부에서만 사용되는 내부 입출력 단자 및 내부 출력 단자의 모두 또는 일부에서, 통상 사용 드라이버와, 능력 조정용 드라이버와, 제어 신호에 따라 능력 조정용 드라이버를 동작시키는 패스 게이트 구성부를 구비하도록 구성했으므로, 패스 게이트 구성부에 의해 제어 신호에 따라 능력 조정용 드라이버를 동작시켜 구동 능력을 가변 설정할 수 있다는 효과가 있다.

본 발명에 의하면, 멀티칩 패키지의 내부에서만 사용되는 내부 입출력 단자 및 내부 출력 단자의 모두 또는 일부에서, 통상 사용 드라이버와, 능력 조정용 드라이버와, 제어 신호에 따라 능력 조정용 드라이버를 동작시키는 클럭 게이트 구성부를 구비하도록 구성했으므로, 클럭 게이트 구성부에 의해 제어 신호에 따라 능력 조정용 드라이버를 동작시켜 구동 능력을 가변 설정할 수 있다는 효과가 있다.

본 발명에 의하면, 선택기 구성부가, 단체 웨이퍼 테스트 시 이외에는, 제어 신호에 따라 능력 조정용 드라이버를 오프 트랜지스터로 하도록 구성했으므로, 선택기 구성부에 의해 단체 웨이퍼 테스트 시 이외에는, 능력 조정용 드라이버를 오프 트랜지스터로서 사용할 수 있다는 효과가 있다.

본 발명에 의하면, 패스 게이트 구성부가, 단체 웨이퍼 테스트 시 이외에는, 제어 신호에 따라 능력 조정용 드라이버를 오프 트랜지스터로 하도록 구성했으므로, 패스 게이트 구성부에 의해 단체 웨이퍼 테스트 시 이외에는, 능력 조정용 드라이버를 오프 트랜지스터로서 사용할 수 있다는 효과가 있다.

본 발명에 의하면, 클럭 게이트 구성부가, 단체 웨이퍼 테스트 시 이외에는, 제어 신호에 따라 능력 조정용 드라이버를 오프 트랜지스터로 하도록 구성했으므로, 클럭 게이트 구성부에 의해 단체 웨이퍼 테스트 시 이외에는, 능력 조정용 드라이버를 오프 트랜지스터로서 사용할 수 있다는 효과가 있다.

본 발명에 의하면, 반도체 집적 회로의 구동 능력 제어 패드에 접속되고, 입력되는 제어 신호를 그 구동 능력 제어 패드로 전송하는 외부 단자를 구비하도록 구성했으므로, 패키징 후에도, 외부 단자를 통하여 제어 신호를 입력함으로써 용이하게 구동 능력을 최적화할 수 있다는 효과가 있다.

Claims

복수의 반도체 집적 회로를 포함하는 멀티칩 패키지에 이용되는 반도체 집적 회로에 있어서,

드라이버를 갖고, 상기 멀티칩 패키지의 내부에서 다른 반도체 집적 회로와의 신호의 송수신에만 사용되는 적어도 하나의 내부 입출력 단자 및 내부 출력 단자와,

상기 드라이버의 구동 능력을 가변 설정하는 구동 능력 가변 설정 수단을 구비한 것을 특징으로 하는

반도체 집적 회로.
복수의 반도체 집적 회로를 포함하는 멀티칩 패키지에 있어서,

상기 반도체 집적 회로 중 적어도 하나는,

드라이버를 갖고, 상기 멀티칩 패키지의 내부에서 다른 반도체 집적 회로와의 신호의 송수신에만 사용되는 적어도 하나의 내부 입출력 단자 및 내부 출력 단자와,

상기 드라이버의 구동 능력을 가변 설정하는 구동 능력 가변 설정 수단과,

제어 신호를 상기 구동 능력 가변 설정 수단으로 전송하기 위한 구동 능력 제어 패드와,

구동 능력 제어 패드에 접속되어, 입력되는 제어 신호를 그 구동 능력 제어 패드로 전송하는 외부 단자를 구비한 것을 특징으로 하는

멀티칩 패키지.