KR100852189B1

KR100852189B1 - 노이즈 제거 기능을 갖는 체인 테스트를 위한 테스트로직이 부가된 패드 및 테스트 로직이 부가된 패드를이용한 시스템의 구동 방법

Info

Publication number: KR100852189B1
Application number: KR1020060119409A
Authority: KR
Inventors: 이재훈
Original assignee: 삼성전자주식회사
Priority date: 2006-11-30
Filing date: 2006-11-30
Publication date: 2008-08-13
Also published as: US7596735B2; JP2008139311A; US20080133991A1; KR20080049156A

Abstract

저 전압을 사용하는 반도체 제품에서 노이즈(Noise)는 수율 저하 및 오 동작을 유발하는 중요한 요소이다. 입출력(I/O) 패드(Pad)의 특성을 테스트하기 위해 로직 테스트(Logic test)가 널리 사용된다. 로직 테스트는 체인 테스트 방식으로 입출력 패드를 이용하여 VIH(High level input voltage)와 VIL(Low level input voltage) 및 입력 신호 결합 검출(Input signal fault detection)을 위해 사용된다. 한편, 시스템의 정상 동작 시 정상 동작에 관계없는 테스트 로직이 토글링(Toggling)되어 로직 체인으로 노이즈가 전파(Propagation)되는 문제가 발생한다. 본 발명에서는 이러한 로직 체인을 통한 노이즈의 전파를 물리적인 방식이 아닌 논리적인 방식으로 차단한다. 따라서, 정상 동작 시 테스트 체인을 통한 노이즈의 전파에 의한 특성 저하를 방지할 수 있다.

패드(Pad), 체인 테스트(Chain test), VIH(High level input voltage), VIL(Low level input voltage)

Description

노이즈 제거 기능을 갖는 체인 테스트를 위한 테스트 로직이 부가된 패드 및 테스트 로직이 부가된 패드를 이용한 시스템의 구동 방법{PAD WITH A TEST LOGIC FOR HAVING A FUNCTION OF NOISE REDUCTION AND DRIVING METHOD OF SYSTEM HAVING THE SAME}

도 1a는 종래기술에 따른 입력 패드를 보여준다.

도 1b는 테스트 로직을 포함한 종래의 입력 패드를 보여준다.

도 2는 도 1b의 테스트 로직을 포함한 입력 패드들을 체인 테스트를 위해 연결한 회로의 예를 보여준다.

도 3a는 본 발명의 일 실시예에 따른 테스트 로직이 부가된 패드를 보여주는 도면이다.

도 3b는 본 발명의 다른 실시예에 따른 테스트 로직이 부가된 패드를 보여주는 도면이다.

도 3c는 본 발명의 또 다른 실시예에 따른 테스트 로직이 부가된 패드를 보여주는 도면이다.

도 4는 본 발명의 일 실시예에 따른 노이즈 제거 기능을 갖는 테스트 로직이 부가된 패드를 체인 테스트를 위해 연결한 예를 보여주는 도면이다.

도 5a는 본 발명의 일 실시예에 따른 테스트 로직을 보여주는 도면이다.

도 5b는 본 발명의 일 실시예에 따른 테스트 로직을 보여주는 도면이다.

도 5c는 본 발명의 일 실시예에 따른 테스트 로직을 보여주는 도면이다.

본 발명은 체인 테스트 방식을 위한 테스트 로직이 부가된 패드에 관한 것으로, 보다 상세하게는 테스트 체인을 통한 노이즈 전파를 방지할 수 있는 테스트 로직이 부가된 패드 및 테스트 로직이 부가된 패드를 포함한 시스템의 구동 방법에 관한 것이다.

입출력 패드의 특성 검토를 위한 방법으로 로직 테스트(Logic test)를 실시한다. 로직 테스트는 각 핀들에 대한 테스트를 실시할 경우에 발생하는 시간적 및 물질적 낭비를 방지하기 위해 사용되며, 주로 로직 체인을 이용한다. 이러한 로직 테스트 시 입출력 패드의 VIH(High level input voltage)와 VIL(Low level input voltage) 및 입력 신호 결함 검출(Input signal fault detection) 등이 이루어진다.

도 1a는 종래기술에 따른 입력 패드를 개략적으로 도시한 도면이다.

입력 패드(110)는 어떠한 로직도 포함하지 않는다. 따라서 로직 테스트시에는 외부의 로직 체인을 입력 패드(110)와 출력 패드(미도시 됨)의 사이(입력신호 A와 출력신호 Y 사이에) 연결되도록 한 후 체인 테스트를 실시한다.

따라서, 입력 패드(110)는 정상 동작만(신호의 입력)을 위해 사용될 뿐이며, 테스트 기능을 제공하지 못한다. 실제로 체인 테스트를 위해서 설계자는 입력 패드(110)의 외부에 테스트 로직을 체인으로 연결하고 구현함으로써 입력 패드(110)의 신호 특성을 테스트할 수 있다.

도 1b를 참조하면, 입력 패드(120)에는 낸드 게이트(130)를 포함한 테스트 로직이 연결된다. 이와 같이 테스트 로직이 부가된 패드를 이용할 경우에 설계자가 외부에 로직 테스트를 위한 테스트 로직을 별도로 구현하지 않아도 된다.

낸드 게이트(130)를 포함하는 테스트 로직은 테스트를 위해 외부의 다른 패드의 테스트 로직(미 도시됨)과 함께 로직 체인을 이룬다. 여기서, 도 1b에 도시된 테스트 로직을 구성하는 낸드 게이트를 낸드 게이트 로직 체인을 위한 낸드 프리미티브(NAND Primitive)라 한다.

도 2는 도 1b에 도시된 테스트 로직에 체인 로직을 덧붙여 체인 테스트를 실시할 경우의 예를 도시한 도면이다.

입력 단(210, 220, 230)은 단일 패드로 구현될 수도 있지만, 입력 패드(211, 221, 231)외에 임피던스 매칭을 위한 임피던스와 버퍼를 포함하여 구현될 수도 있다.

입력 패드(211, 221, 231)에 입력된 신호(IN_D1, IN_D2, IN_D3)는 정상적인 동작에서 내부 시스템의 코어 로직(내부 코어 로직)에 입력되지만, 스캔 테스트에서는 체인 로직(240)을 통해 전달된다. 이러한 입력 신호(IN_D1, IN_D2, IN_D3)는 외부의 테스트 장비가 제공할 수 있다.

입력 패드(211, 221, 231)에 각각 연결된 테스트 로직(241, 242, 243)는 도 2에 도시된 바와 같이 연결되어 체인 로직(240)을 형성한다.

출력부(250)는 체인 로직(240)을 거친 테스트 데이터를 출력하며, 테스트 출력 패드(251)를 포함한다.

로직 체인(240)을 이용한 체인 테스트는 다음과 같은 과정을 통해 수행된다.

제1 테스트 로직(241)에 입력 패드(211)을 통해 테스트 신호(IN_D1)와 체인 입력 신호(SI)가 입력된다. 제1 테스트 로직(241)의 출력 신호(SO)는 제2 테스트 로직(242)의 체인 입력 신호(SO)가 된다.

제2 테스트 로직(242)에 입력 패드(221)을 통해 테스트 신호(IN_D2)와 체인 입력 신호(SI)가 입력된다. 제2 테스트 로직(242)의 출력 신호(SO)는 제3 테스트 로직(243)의 체인 입력 신호(SI)가 된다.

제3 테스트 로직(243)에 입력 패드(231)을 통해 테스트 신호(IN_D3)와 체인 입력 신호(SI)가 입력된다. 제3 테스트 로직(243)의 출력 신호(SO)는 출력부(250)의 테스트 출력 패드(251)를 통해 외부로 출력된다. 테스트 장비는 테스트 출력 패드(251)을 통해 출력되는 신호가 예상된 값을 갖는지 여부를 체크하여 테스트가 성공인지 여부를 판단한다.

테스트 동작 이후에는 정상적인 동작이 이루어지며, 입력 패드를 통해 입력 신호가 내부 코어 로직(미 도시됨)에 전달된다.

한편, 이러한 정상 동작 시에도 입력 신호 전달될 때 로직 체인(240)에 영향을 준다. 이는 노이즈 성분으로 정상 동작 시에도 로직 체인(240)을 통해 연쇄적으로 전파되는 특성이 있다.

예컨대, 입력 패드 중에 PLL(Phase Locked Loop) 레퍼런스(Reference)로 인가되는 1MHz ~ 100MHz의 클럭이 있다면, 처음에 노이즈는 미세하고 크게 발생할 것이다. 그렇지만 동일 위상의 노이즈가 발생될 경우 노이즈는 크게 증폭되어 정상 동작시에도 오 동작을 일으킬 수 있다. 실제로 전원전압이 충분히 높은 전압이라면 이러한 노이즈의 영향은 무시할 수 있을 것이다.

그렇지만 최근에 저가(Low SOst), 고속(High speed) 및 저 파워(Low power)를 위해 반도체 칩은 저 전압을 전원전압으로 채용하고 있다. 저 전압으로 갈수록 이와 같은 노이즈에 의한 영향은 커질 것이며, 이로 인한 문제가 더욱 증가할 것이다.

본 발명은 상술한 문제점을 해결하기 위해 제안된 것으로서, 정상 동작 시 노이즈의 전파를 방지할 수 있는 체인 테스트를 위한 테스트 로직이 부가된 패드를 제공하는 것이다.

또한 본 발명은 정상 동작 시에 노이즈의 전파를 방지할 수 있는 체인 테스트를 위한 테스트 로직이 부가된 패드를 갖는 시스템의 구동 방법을 제공하는데 그 목적이 있다.

상술한 기술적 과제를 달성하기 위하여, 본 발명의 일 실시예에 따른 테스트 로직을 갖는 패드와 로직 체인을 이용하여 체인 테스트가 적용되는 시스템의 구동 방법은 상기 패드와 상기 로직 체인을 통해 체인 테스트를 실시하는 단계, 및 상기 체인을 통한 노이즈 전파가 차단되도록 상기 로직 체인을 디스에이블 시키면서 상기 시스템을 구동하는 단계를 포함한다.

상기 시스템의 구동 시 노이즈 전파를 차단하기 위해 체인 제어신호를 이용하여 상기 로직 체인을 제어할 수 있다.

상기 패드는 입력, 출력 또는 양방향 패드 중 적어도 하나의 패드를 포함할 수 있따.

상술한 기술적 과제를 달성하기 위하여, 본 발명의 일 실시예에 따른 테스트로직을 포함한 테스트용 패드는 외부와 시스템 내부 코어 로직간의 신호 전달을 위한 패드 및 상기 신호와 체인 입력 신호 및 체인 제어신호를 입력받아 체인 테스트를 실시하며, 상기 체인 테스트 후 상기 시스템 구동 시 디스에이블 되는 테스트 로직을 포함한다.

상기 체인 제어신호는, 상기 체인 테스트 시에는 상기 테스트 로직을 인에이블 시키며, 상기 시스템 구동 시에는 디스에이블 시킨다.

상기 체인 출력 신호는 상기 시스템 구동시 고정된 값을 가질 수 있다.

상기 테스트 로직은 상기 신호와 상기 체인 입력 신호 및 상기 체인 제어신호를 입력으로 하는 낸드게이트를 포함할 수 있다.

상기 테스트 로직은 상기 신호를 입력으로 하고 상기 체인 제어신호에 의해 제어되는 스위치와, 상기 스위치의 출력과 상기 체인 입력 신호를 입력으로 하는 낸드 게이트를 포함할 수 있다.

상기 테스트 로직은 상기 신호와 상기 체인 입력 신호를 입력으로 하는 낸드 게이트와, 상기 낸드 게이트의 출력을 입력으로 하며 상기 체인 제어신호에 의해 제어되는 스위치를 포함할 수 있다. 이 때 상기 스위치는 3상 버퍼로 구현할 수도 있고, 상기 스위치는 MOS 트랜지스터로 구현할 수도 있다.

상기 패드는 입력, 출력 또는 양방향 패드 중 어느 하나를 포함한다.

본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 구성요소에 대해 사용하였다.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르 게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 첨부된 도면을 참조하여 상세히 설명한다.

테스트 로직을 통해 발생된 노이즈가 정상 동작 시에도 테스트를 위한 로직 체인을 통해 전파되어 신호 특성을 열화 시키는 것을 방지하기 위해, 정상 동작 시에는 체인 제어신호에 따라 테스트를 위해 패드에 부가된 테스트 로직을 디스에이블시킨다. 다시 말하면 해당 시스템에 대한 체인 테스트를 실시한 후, 정상 동작 시 체인 제어신호를 통해 체인 간의 노이즈 전파를 차단한 상태에서 시스템의 정상 동작을 실시한다.

도 3a, 3b, 3c는 각각 테스트 로직이 부가된 입력 패드, 테스트 로직이 부가된 출력 패드, 테스트 로직이 부가된 입출력 패드를 보여준다.

기존의 테스트 로직이 부가된 패드와 비교하면, 본 발명의 실시예에 따른 테스트 로직이 부가된 패드는 테스트 로직이 체인 제어 신호(EN)에 의해 제어된다는 특징을 갖는다.

도 3a를 참조하면, A, SI, EN의 3개의 신호를 입력받고 노이즈 제거 기능을 갖는 테스트 로직(311)이 부가된 입력 패드가 도시된다. A는 패드(310)을 통해 입력 패드 외부로부터 제공되는 외부 입력신호를 나타내고, Y는 내부 코어 로직 로직으로 제공되는 입력 패드 출력 신호를 나타낸다. 체인 제어신호(EN)은 테스트 동작 시에는 테스트 로직(311)이 인에이블 상태가 되도록 제1 로직을 유지하며, 테스트 동작 후 로직이 동작하는 정상 동작 시에는 테스트 로직(311)이 디스에이블 상태가 되도록 제2 로직을 유지한다. 예를 들어, 제1 로직은 로직 1이고, 제2 로직은 로직 0일 수 있다. 또한 제1 로직은 로직 0이고, 제2 로직은 로직 1일 수 있다.

테스트 로직을 포함한 입력 패드는 외부로부터 신호를 입력받기 위한 패드(310)와, 패드(310)를 통해 입력된 신호(A)와 체인 입력 신호(SI) 및 체인 제어신호(EN)을 입력받고 체인 출력 신호(SO)를 생성하는 테스트 로직(311)을 포함한다.

일 실시예에 있어서, 테스트 로직(311)이 비활성화일 때 체인 출력 신호(SO)는 일정한 로직 값을 출력한다. 예를 들어, 테스트 로직(311)이 비활성화일 때 테 스트 로직(311)은 항상 로직 1을 출력하거나, 항상 로직 0을 출력한다.

다른 실시예에 있어서, 테스트 로직(311)이 비활성화일 때 체인 출력 신호(SO)는 플로우팅 상태가 된다. 즉 테스트 로직(311)이 비활성일 경우에 로직 체인은 그 경로가 단절되게 된다.

도 3b를 참조하면, A, SI, EN의 3개의 신호를 입력받고 갖고 노이즈 제거 기능을 갖는 테스트 로직(321)이 부가된 출력 패드가 도시된다. A는 패드(320)를 통해 외부로 출력되는 신호를 나타내고, Y는 내부 코어 로직 로직에 의해 패드(320)를 향해 제공되는 신호를 나타낸다. 체인 제어신호(EN)은 테스트 동작 시에는 테스트 로직(321)이 인에이블 상태가 되도록 제1 로직을 유지하며, 테스트 동작 후 로직이 동작하는 정상 동작 시에는 테스트 로직(321)이 디스에이블 상태가 되도록 제2 로직을 유지한다. 예를 들어, 제1 로직은 로직 1이고, 제2 로직은 로직 0일 수 있다. 또한 제1 로직은 로직 0이고, 제2 로직은 로직 1일 수 있다.

테스트 로직을 포함한 출력 패드는 외부로부터 신호를 입력받기 위한 패드(320)와, 패드(320)를 통해 출력될 신호(Y)와 체인 입력 신호(SI) 및 체인 제어신호(EN)을 입력받고 체인 출력 신호(SO)를 생성하는 테스트 로직(321)을 포함한다.

일 실시예에 있어서, 테스트 로직(321)이 비활성화일 때 체인 출력 신호(SO)는 일정한 로직 값을 출력한다. 예를 들어, 테스트 로직(321)이 비활성화일 때 테스트 로직(321)은 항상 로직 1을 출력하거나, 항상 로직 0을 출력한다.

다른 실시예에 있어서, 테스트 로직(321)이 비활성화일 때 체인 출력 신 호(SO)는 플로우팅 상태가 된다. 즉 테스트 로직(321)이 비활성일 경우에 로직 체인은 그 경로가 단절되게 된다.

도 3c를 참조하면, A, SI, EN의 3개의 신호를 입력받고 갖고 노이즈 제거 기능을 갖는 테스트 로직(321)이 부가된 양방향 패드가 도시된다. A는 패드(330)를 통해 외부로 출력되는 신호 또는 패드(330)를 통해 내부 코어 로직 로직으로 입력되는 신호를 의미하고, Y는 패드(340)를 통해 외부로 출력되는 신호 또는 패드(330)를 통해 내부 코어 로직 로직으로 입력되는 신호를 의미한다. 체인 제어신호(EN)은 테스트 동작 시에는 테스트 로직(331)이 인에이블 상태가 되도록 제1 로직을 유지하며, 테스트 동작 후 로직이 동작하는 정상 동작 시에는 테스트 로직(331)이 디스에이블 상태가 되도록 제2 로직을 유지한다. 예를 들어, 제1 로직은 로직 1이고, 제2 로직은 로직 0일 수 있다. 또한 제1 로직은 로직 0이고, 제2 로직은 로직 1일 수 있다.

테스트 로직을 포함한 출력 패드는 외부로부터 신호를 입력받거나 외부로 출력하기 위한 패드(330, 340)와, 패드(330, 340)를 통해 전달되는 신호(A 또는 Y)와 체인 입력 신호(SI) 및 체인 제어신호(EN)을 입력받고 체인 출력 신호(SO)를 생성하는 테스트 로직(331)을 포함한다.

일 실시예에 있어서, 테스트 로직(331)이 비활성화일 때 체인 출력 신호(SO)는 일정한 로직 값을 출력한다. 예를 들어, 테스트 로직(331)이 비활성화일 때 테스트 로직(331)은 항상 로직 1을 출력하거나, 항상 로직 0을 출력한다.

다른 실시예에 있어서, 테스트 로직(331)이 비활성화일 때 체인 출력 신 호(SO)는 플로우팅 상태가 된다. 즉 테스트 로직(331)이 비활성일 경우에 로직 체인은 그 경로가 단절되게 된다.

노이즈 제거 기능을 갖는 테스트 로직(311, 321, 331)은 전술한 바와 같이 체인 에어신호(EN)에 따라 테스트 동작 시 인에이블과 정상 동작 시 디스에이블을 반복하므로, 정상 동작 시 테스트 체인을 통해 전파되는 노이즈 전달로 인한 영향은 제거될 수 있다.

입력 단(410, 420, 430)은 단일 패드로 구현될 수도 있지만, 입력 패드(411, 421, 431)외에 임피던스 매칭을 위한 임피던스와 버퍼를 포함하여 구현될 수도 있다.

입력 패드(411, 421, 431)에 입력된 신호(IN_D1, IN_D2, IN_D3)는 정상적인 동작에서 내부 코어 로직에 입력되지만, 스캔 테스트에서는 체인 로직(440)을 통해 전달된다. 이러한 입력 신호(IN_D1, IN_D2, IN_D3)는 외부의 테스트 장비가 제공할 수 있다.

입력 패드(411, 421, 431)에 각각 연결된 테스트 로직(441, 442, 443)는 도 2에 도시된 바와 같이 연결되어 체인 로직(440)을 형성한다.

출력부(450)는 체인 로직(440)을 거친 테스트 데이터를 출력하며, 테스트 출력 패드(451)를 포함한다.

로직 체인(440)을 이용한 체인 테스트는 앞서 설명한 종전의 체인 테스트와 마찬가지 방식으로 진행된다.

즉, 제1 테스트 로직(441)에 입력 패드(411)을 통해 테스트 신호(IN_D1)와 체인 입력 신호(SI)가 입력된다. 제1 테스트 로직(441)의 출력 신호(SO)는 제2 테스트 로직(442)의 체인 입력 신호(SO)가 된다.

제2 테스트 로직(442)에 입력 패드(421)을 통해 테스트 신호(IN_D2)와 체인 입력 신호(SI)가 입력된다. 제2 테스트 로직(442)의 출력 신호(SO)는 제3 테스트 로직(443)의 체인 입력 신호(SI)가 된다.

제3 테스트 로직(443)에 입력 패드(431)을 통해 테스트 신호(IN_D3)와 체인 입력 신호(SI)가 입력된다. 제3 테스트 로직(443)의 출력 신호(SO)는 출력부(450)의 테스트 출력 패드(451)를 통해 외부로 출력된다. 테스트 장비는 테스트 출력 패드(451)을 통해 출력되는 신호가 예상된 값을 갖는지 여부를 체크하여 테스트가 성공인지 여부를 판단한다.

그렇지만 제1 내지 제3 테스트 로직(441, 442, 443)은 도 2의 테스트 로직(241, 242, 243)과 달리 체인 제어신호(EN)을 더 입력받는다. 즉, 체인 제어신호(EN)은 체인 테스트를 실시할 때 테스트 로직(441, 442, 443)을 활성화시키고, 체인 테스트가 종료된 후 시스템이 정상적으로 동작할 때 테스트 로직(441, 442, 443)을 비활성화시킨다. 따라서 정상 동작에서 입력 신호가 전달될 때 로직 체인(440)은 입력 신호의 영향을 적게 받는다.

도 4와 같이 체인 테스트를 위해 테스트 로직을 구성할 수 있지만, 이는 예시적인 것으로서 다른 형태로도 구현이 가능하다. 또한 도 4에서는 테스트 로직을 포함한 입력 패드를 기준으로 설명했지만, 출력 패드 또는 양방향 패드에 대해서도 체인 제어신호에 의한 제어는 동일하게 적용될 수 있다.

도 5a, 5b, 5c는 각각 테스트 로직을 게이트 레벨에서 구현한 예를 보여주는 도면이다.

도 5a, 5b는 체인 입력 신호(SI)와 패드를 통해 입력되는 신호(IN-D)를 입력으로 하는 2 입력 낸드 게이트와 체인 제어신호(EN)에 의해 제어되는 버퍼(B)가 직렬 접속된 구조를 나타낸다.

도 5a를 보면 버퍼(510)가 낸드 게이트(520)의 앞에 위치한다. 버퍼(510)는 3상 버퍼(3-state buffer)로서 체인 제어신호(EN)에 의해 활성화 또는 비활성화될 수 있다.

버퍼(510)는 신호(IN-D)를 입력으로 하고 체인 제어신호(EN)에 의해 제어된다. 낸드 게이트(520)는 버퍼(510)의 출력과 체인 입력 신호(SI)를 입력받아 체이 출력 신호(SO)를 출력한다. 버퍼(510)가 비활성일 때 체인 출력 신호(SO)는 플로팅 상태가 된다.

도 5b를 보면 버퍼(540)가 낸드 게이트(530)의 뒤에 위치한다. 버퍼(540)는 3상 버퍼(3-state buffer)로서 체인 제어신호(EN)에 의해 활성화 또는 비활성화될 수 있다.

낸드 게이트(530)는 신호(IN-D)와 체인 입력 신호(SI)를 입력받는다. 버퍼(540)는 낸드 게이트(530)의 출력 신호를 입력받고, 체인 출력 신호(SO)를 출력한다. 버퍼(540)는 체인 제어 신호(EN)에 의해 제어되는데, 체인 제어 신호(EN)가 활성일 때 낸드 게이트(530)의 출력 신호를 출력한다. 반면 버퍼(540)는 체인 제어 신호(EN)가 비활성일 때 낸드 게이트(530)의 출력 신호를 차단한다. 그 결과 체인 출력 신호(SO)는 플로팅 상태가 된다.

3상 버퍼는 체인 제어신호(EN)에 의해 게이트가 제어되는 PMOS 또는 NMOS 트랜지스터와 같은 다른 스위치로 대체될 수도 있다.

도 5c는 버퍼 없이 3입력 낸드 게이트(550)로 테스트 로직을 구현한 보여준다. 3입력 낸드 게이트는 정상 동작 시의 패드를 통해 입력되는 신호(IN-D)와 체인 테스트 시의 입력 신호인 SI 및 체인 제어신호인 EN을 공통 입력으로 한다.

체인 제어신호(EN)은 테스트 동작 시 로직1이고, 정상 동작 시에 로직 0이다. 즉 테스트 동작 시에 테스트 체인은 인에이블 되어 체인 테스트가 이루어지지만, 정상 동작 시에는 체인 제어신호(EN)이 로직0의 레벨을 가지므로 다른 신호에 상관 없이 출력 신호(SO)는 항상 로직 1로 고정된다. 출력 신호(S0)는 고정된 값을 갖기 때문에 패드에 영향을 미치지 않는다.

전술한 바와 같이 이루어지는 본 발명은, 체인 테스트 시에 사용되는 패드를 채용하는 시스템에서, 체인 테스트 후 정상 동작 시 체인 제어신호를 통해 체인을 통한 노이즈의 전파를 차단함으로써, 노이즈의 전파로 인한 성능 열화를 방지할 수 있음을 실시예를 통해 알아보았다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

상술한 바와 같이 본 발명의 실시예에 따른 패드는 정상 동작시에 노이즈의 전파를 차단하는 기능을 갖는 테스트 로직이 포함되어 있어서, 정상 동작시에 노이즈의 전파에 의한 입출력 신호의 열화를 방지할 수 있다.

Claims

테스트 로직을 갖는 패드와 로직 체인을 이용하여 체인 테스트가 적용되는 시스템의 구동 방법에 있어서,

상기 패드와 상기 로직 체인을 통해 체인 테스트를 실시하는 단계; 및

상기 체인을 통한 노이즈 전파가 차단되도록 상기 로직 체인을 디스에이블 시키면서 상기 시스템을 구동하는 단계를 포함하는 체인 테스트가 적용되는 시스템의 구동 방법.
제 1 항에 있어서,

상기 시스템의 구동 시 노이즈 전파를 차단하기 위해 체인 제어신호를 이용하여 상기 로직 체인을 제어하는 것을 특징으로 하는 체인 테스트가 적용되는 시스템의 구동 방법.
제 1 항에 있어서,

상기 패드는 입력, 출력 또는 양방향 패드 중 적어도 하나의 패드를 포함하는 것을 특징으로 하는 체인 테스트가 적용되는 시스템의 구동 방법.
외부와 시스템 내부 코어 로직간의 신호 전달을 위한 패드; 및

상기 신호와 체인 입력 신호 및 체인 제어신호를 입력받아 체인 테스트를 실시하며, 상기 체인 테스트 후 상기 시스템 구동 시 노이즈 전파가 차단되도록 디스에이블 되는 테스트 로직을 포함하는 체인 테스트용 패드.
제 4 항에 있어서,

상기 체인 제어신호는, 상기 체인 테스트 시에는 상기 테스트 로직을 인에이블 시키며, 상기 시스템 구동 시에는 디스에이블 시키는 것을 특징으로 하는 체인 테스트용 패드.
제 4 항에 있어서,

상기 체인 입력 신호는 상기 시스템 구동시 고정된 값을 갖는 것을 특징으로 하는 체인 테스트용 패드.
제 4 항에 있어서,

상기 테스트 로직은 상기 신호와 상기 체인 입력 신호 및 상기 체인 제어신호를 입력으로 하는 낸드게이트를 포함하는 것을 특징으로 하는 체인 테스트용 패드.
제 4 항에 있어서,

상기 테스트 로직은 상기 신호를 입력으로 하고 상기 체인 제어신호에 의해 제어되는 스위치와, 상기 스위치의 출력과 상기 체인 입력 신호를 입력으로 하는 낸드 게이트를 포함하는 것을 특징으로 하는 체인 테스트용 패드.
제 4 항에 있어서,

상기 테스트 로직은 상기 신호와 상기 체인 입력 신호를 입력으로 하는 낸드 게이트와, 상기 낸드 게이트의 출력을 입력으로 하며 상기 체인 제어신호에 의해 제어되는 스위치를 포함하는 것을 특징으로 하는 체인 테스트용 패드.
제 8 항 또는 제 9 항에 있어서,

상기 스위치는 3상 버퍼인 것을 특징으로 하는 체인 테스트용 패드.
제 8 항 또는 제 9 항에 있어서,

상기 스위치는 MOS 트랜지스터인 것을 특징으로 하는 체인 테스트용 패드.
제 4 항에 있어서,

상기 패드는 입력, 출력 또는 양방향 패드 중 어느 하나인 것을 특징으로 하는 체인 테스트용 패드.