KR910005172A - 센트로닉스 호환 병렬 접속시 응답 및 비지신호 발생회로 - Google Patents

센트로닉스 호환 병렬 접속시 응답 및 비지신호 발생회로 Download PDF

Info

Publication number
KR910005172A
KR910005172A KR1019890011724A KR890011724A KR910005172A KR 910005172 A KR910005172 A KR 910005172A KR 1019890011724 A KR1019890011724 A KR 1019890011724A KR 890011724 A KR890011724 A KR 890011724A KR 910005172 A KR910005172 A KR 910005172A
Authority
KR
South Korea
Prior art keywords
signal
response
generating
busy
centronics
Prior art date
Application number
KR1019890011724A
Other languages
English (en)
Other versions
KR910008415B1 (ko
Inventor
오수환
Original Assignee
정용문
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정용문, 삼성전자 주식회사 filed Critical 정용문
Priority to KR1019890011724A priority Critical patent/KR910008415B1/ko
Priority to US07/565,477 priority patent/US5388216A/en
Priority to FR9010340A priority patent/FR2651626A1/fr
Priority to DE4025975A priority patent/DE4025975A1/de
Priority to GB9018099A priority patent/GB2236932B/en
Publication of KR910005172A publication Critical patent/KR910005172A/ko
Application granted granted Critical
Publication of KR910008415B1 publication Critical patent/KR910008415B1/ko
Priority to SG152994A priority patent/SG152994G/en
Priority to HK10095A priority patent/HK10095A/xx

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/40—Network security protocols
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0004—Parallel ports, e.g. centronics

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)
  • Information Transfer Systems (AREA)

Abstract

내용 없음.

Description

센트로닉스 호환 병렬 접속시 응답 및 비지신호 발생회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 회로도.
제5도는 본 발명의 파형도.

Claims (1)

  1. 센트로닉스 신호 병렬 접속시 응답 및 비지신호 발생회로에 있어서, 컴퓨터로부터 데이타 수신시 스트로브 신호(S1)를 발생하는 센트로닉스 케이블(30)과, 소정 제어 및 상기 스트로브 신호(S1)상태에 따라 비지신호(S2)를 발생하여 상기 센트로닉스 케이블(30)로 인가하는 비지발생부(20)와, 시스템을 제어하며 상기 비지신호(S2)상태에 따라 수신데이타 처리완료신호(S31)를 발생하는 CPU(10)와, 소정 제어를 받아 상기 처리 완료신호(S31)상태에 따라 상기 센트로닉스 케이블(30)로 응답신호를 발생하는 응답신호 발생부와 상기 처리완료신호(S31)상태에 따라 소정 클럭을 카운팅하여 상기 응답신호 발생부로 응답신호 발생 제어신호(S8)를 발생하며 상기 비지발생부(20)로 비지소거신호(S9)를 발생하는 카운트부(50)로 구성됨을 특징으로 하는 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890011724A 1989-08-17 1989-08-17 센트로닉스 호환 병렬 접속시 응답 및 비지신호 발생회로 KR910008415B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1019890011724A KR910008415B1 (ko) 1989-08-17 1989-08-17 센트로닉스 호환 병렬 접속시 응답 및 비지신호 발생회로
US07/565,477 US5388216A (en) 1989-08-17 1990-08-10 Circuit for controlling generation of an acknowledge signal and a busy signal in a centronics compatible parallel interface
FR9010340A FR2651626A1 (en) 1989-08-17 1990-08-14 Circuit for causing generation of a reception-acknowledgement signal and of a busy signal in a Centronics-compatible parallel interface
DE4025975A DE4025975A1 (de) 1989-08-17 1990-08-16 Schaltung zur steuerung der erzeugung eines bestaetigungssignals und eines belegtsignals in einer centronics-kompatiblen parallelschnittstelle
GB9018099A GB2236932B (en) 1989-08-17 1990-08-17 Controlling generation of an acknowledge signal and a busy signal in an interface
SG152994A SG152994G (en) 1989-08-17 1994-10-20 Controlling generation of an acknowledge signal and a busy signal in an interface
HK10095A HK10095A (en) 1989-08-17 1995-01-26 Controlling generation of an acknowledge signal and a busy signal in an interface

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890011724A KR910008415B1 (ko) 1989-08-17 1989-08-17 센트로닉스 호환 병렬 접속시 응답 및 비지신호 발생회로

Publications (2)

Publication Number Publication Date
KR910005172A true KR910005172A (ko) 1991-03-30
KR910008415B1 KR910008415B1 (ko) 1991-10-15

Family

ID=19289014

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890011724A KR910008415B1 (ko) 1989-08-17 1989-08-17 센트로닉스 호환 병렬 접속시 응답 및 비지신호 발생회로

Country Status (2)

Country Link
KR (1) KR910008415B1 (ko)
FR (1) FR2651626A1 (ko)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0262429B1 (en) * 1986-09-01 1995-11-22 Nec Corporation Data processor having a high speed data transfer function

Also Published As

Publication number Publication date
FR2651626B1 (ko) 1993-01-08
FR2651626A1 (en) 1991-03-08
KR910008415B1 (ko) 1991-10-15

Similar Documents

Publication Publication Date Title
KR860002870A (ko) 집적회로 장치
DE69630383D1 (de) Netzwerkkarte, die auf zustandsänderungen ihrer peripherieren reagiert, durch erzeugung einer testseite
KR900003723A (ko) 마이크로프로세서 및 직접회로 장치
KR910005566A (ko) 프로그래머블 구형파 발생기
KR920702095A (ko) 2진 정보를 부호화하는 디지탈 회로
KR910005172A (ko) 센트로닉스 호환 병렬 접속시 응답 및 비지신호 발생회로
KR840007195A (ko) 문자패턴의 발생방법
KR880008172A (ko) 한 부시스템에 의해 발생된 또 다른 부시스템을 위한 버스 명령을 갖는 데이타 처리 시스템
KR870011567A (ko) 의사 상태 신호 발생장치
KR900002624A (ko) 클램프펄스 작성회로
KR910006829A (ko) 컴퓨터에 외부 입출력 콘트롤러를 접속시킬 수 있는 cpu대기 시간 제어 방법 및 시스템
KR910012960A (ko) 홀드 에크놀리지 신호 동기화회로
KR910010277A (ko) 저속 마이크로 컴퓨터와 고속 마이크로 컴퓨터간의 시리얼 데이타 인터페이스 방법
KR910010322A (ko) Rsa 알고리즘을 사용한 보안 모듈 회로
JPS6441951A (en) Dma controller
KR910006845A (ko) 중앙처리장치의 메모리 확장장치
KR910013788A (ko) 클럭 발생 장치
KR920015193A (ko) 프로그램 분산처리방식
KR900013408A (ko) 디지탈 전송 시스템의 수신 신호 검출회로
KR910006971A (ko) 반송파출력장치
KR890005620A (ko) 다방향 시리얼 데이터 통신장치
KR930005403A (ko) 고속 cpu와 lan 컨트롤러간의 직접 인터페이스방법
KR930015570A (ko) Multi-system에서의 통화예약 방법
KR930020843A (ko) 클럭신호 선택회로
KR930001614A (ko) 다중 신호 전송장치

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020930

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee